共查询到17条相似文献,搜索用时 78 毫秒
1.
胡栋琳 《微电子学与计算机》2007,24(4):25-27
提出了一种64点,512点和1024点(Ⅰ)FFT((逆)快速傅里叶变换)的硬件实现方法,适合应用在正交频分复用(OFDM)系统中,实现时采用了16位精度的复数来表示输入输出数据.该算法在运算过程去除了所有的乘法器在运算过程中没有使用乘法器,使得运算速度得到较大地提高. 相似文献
2.
FFT算法在OFDM中的应用研究与设计 总被引:4,自引:0,他引:4
针对当前高速数据传输技术中多径效应,符号间干扰的缺陷,提出了正交频分复用(OFDM)系统的设计方案。该方案利用快速傅里叶变换FFT实现调制和解调。这里以Quartus Ⅱ为平台用VHDL语言编程实现各模块,设计了FFT处理器。通过综合仿真和时序分析与MATLAB仿真结果比较验证其正确可行。该系统可以解决高速信息流在信道中的传输问题,可以有效地对抗多径效应,消除符号间干扰,实现数据的高速传输。 相似文献
3.
4.
基于FFT的OFDM调制解调的DSP实现 总被引:1,自引:0,他引:1
介绍了以FFT实现OFDM调制解调的原理和基4按频率抽取快速傅里叶算法,并在TMS320c6201 EVM板上的仿真实现. 相似文献
5.
6.
本文详细地分析了0FDM信号的复包络,得到了利用FFT实现复包络的方法,从而为调制器的设计提供了一条有效途径,最后给出了一个设计实例。 相似文献
7.
文章对传统FFT算法进行了改进,改进后的算法将N点DFT分解成二维√N点DFT的组合,在结构上更适合于用流水线方式实现FFT.文章首先对算法进行了推导,然后基于该算法设计了一个64点、32位字长的定点IFFT/FFT模块,用于802.11a中OFDM的调制/解调.与传统的流水线FFT比较,该模块中的复数乘法运算全部采用移位相加操作完成,因而消除了乘法器及旋转因子ROM的使用,降低了功耗.最后,对该模块进行了验证仿真.结果表明,在流水线饱和的情况下,该模块完成一个64点的FFT运算只需要8个时钟周期,在20MHZ时钟频率下,该模块的功耗为0.26W,完全能满足移动通信中对于高速度、低功耗的要求. 相似文献
8.
在基于正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)的无线系统中,快速傅里叶变换(Fast Fourier Transform,FFT)作为关键模块,消耗着大量的硬件资源。为此,针对于IEEE802. 11a标准的无线局域网基带技术,提出了一种低硬件开销、低功耗的基-24算法流水线架构FFT处理器设计方案。在硬件实现上,采用单路延迟负反馈(Single-path Delay Feedback,SDF)流水线架构;为了降低硬件资源消耗,基于新型的改良蝶形架构利用正则有符号数(Canonical Signed Digit,CSD)常数乘法器替代布斯乘法器完成所有的复数乘法运算。设计采用QUARTUS PRIME工具进行开发,搭配Cyclone 10 LP系列器件,编译结果显示该方案与其他已存在的方案相比,至少节约硬件成本25%,降低功耗18%。 相似文献
9.
10.
11.
In an orthogonal frequency division multiplexing (OFDM) based wireless systems, Fast Fourier Transform (FFT) is a critical block as it occupies large area and consumes more power. In this paper, we present an area-efficient and low power 16-bit word-width 64-point radix-22 and radix-23 pipelined FFT architectures for an OFDM-based IEEE 802.11a wireless LAN baseband. The designs are derived from radix-2k algorithm and adopt a Single-Path Delay Feedback (SDF) architecture for hardware implementation. To eliminate the complex multipliers and read-only memory (ROM) which is used for internal storage of twiddle factor coefficients, the proposed 64-point FFT employs a Canonical Signed Digit (CSD) complex constant multiplier using adders, multiplexers and shifters. The complex constant multiplier (CCM) is modified using common sub-expression sharing block that reduces the area of the design. The proposed radix-22 and radix-23 pipelined FFT architectures are modeled and implemented using TSMC 180 nm CMOS technology with a supply voltage of 1.8 V. The implementation results show that the proposed architectures significantly reduces the hardware cost and power consumption in comparison to existing 64-point FFT architectures. 相似文献
12.
13.
14.
提出了一种适用于OFDM系统FFT模块的FPGA实现方法。用硬件描述语言Verilog HDL进行了描述,用ISE6.2i工具完成了设计的输入、综合及布局布线,并用Xilinx SpartanⅡFPGA进行了验证。结果表明,所设计的FFT模块在精度和资源上达到了预期目标,具有简单、高效的特点,可以满足某些OFDM系统的需求。 相似文献
15.
OFDM技术在高速数据传输中得到了广泛的应用,根据OFDM的特点,提出了一种基于IFFT/FFT的OFDM调制解调器的低成本FPGA实现方法,最后给出了FPGA上的15点FFT运算单元的计算结果。实践证明,该方法具有设计简单、快速、高效和实时性好等特点。 相似文献
16.
17.
设计了一种用于IEEE802.11a的OFDM基带调制处理器.实现了IFFT、插入循环前缀、加窗及训练序列生成等模块的硬件设计.64点FFT/IFFT模块采用单碟形优化4路并行结构,提出了4路并行无冲突地址读写算法,有效地提高了数据吞吐率、减小了面积;采用多级流水线结构的基4蝶形单元,有效地减少了关键路径时延,其最高工... 相似文献