一种应用于无线通信的低电压低功耗∑-D调制器的设计

文章首先分析了低电压对于低功耗CMOS∑-△调制器设计提出的挑战，使用了自顶向下的设计策略，利用Hapiee和Simulink对开关电客放大器和开关电路非理想特性建模．通过Matlab优化低功耗结构的运算放大器电路参数，最后给出了系统仿真结果。仿真结果显示。使用0．18μm 2p6m CMOS工艺设计的∑-△调制器在1．5V低电源电压条件下，信号带宽为200KHz，峰值信噪比达到93．5dB，动态范围为96．3dB，满足了GSM／PCSl800／DCSl900等无线应用的要求。     

低功耗Sigma Delta调制器的建模与设计

针对Sigma Delta ADC在实现高精度的同时如何降低系统功耗这一问题,通过进行建模分析,得出满足精度需求的最低性能指标。并对二阶Sigma Delta调制器的非理想因素进行数学建模分析,在满足ADC精度的同时对ADC组成模块的最低性能指标进行分配,利用SDtoolbox进行仿真验证。基于CSMC 0.5 μmCMOS工艺,在5 V电源电压下,对调制器进行了电路级设计。结果显示在模块最低性能时,调制器输出信号的带内信噪比为835 dB,总功耗为18 mW。     

带通∑—Δ调制器的双线性变换设计方法

本文论述了带通式∑-Δ调制器的双线性变换设计方法，通过线性化的插入式网络分析技术，将带通式∑-Δ调制器的设计问题转化耿IIR带阻数字滤波器的设计问题，文章给出了该方法的原理和设计步骤，并对一位∑-Δ代码的产生和检验方法以及调制器的稳定性问题进行了说明了讨论，最后给出了利用Matlab的计算机仿真结果，结果表明，该方法简单可靠，便于计算机仿真和检验，可大大加快带通∑-Δ调制器的设计过程。     

一种用于带通Σ-Δ调制器的25MHz低功耗开关电容谐振器

介绍了一种运用于带通Σ-Δ调制器的谐振频率为25MHz的低功耗开关电容DD谐振器电路.电路采用了运算放大器共享技术和双采样技术,同时对单元电路进行优化,达到功耗最小化.该谐振器电路采用SMIC 0.25μm混合信号CMOS工艺进行设计,整个电路模块面积仅为0.09mm2.测试结果表明,使用该谐振器电路的带通Σ-Δ调制器工作于100MHz采样频率时,对于信号带宽为1kHz的输入信号,调制器的输出在谐振频率处SFDR约为77dB.整个谐振器功耗为10.5mW.     

一种高精确度低功耗Delta–Sigma调制器

提出了一种应用于工业过程控制、便携式测量仪器等领域的高精确度低功耗Delta–Sigma调制器。该调制器采用积分器级联反馈(CIFB)二阶单环一位结构实现,并利用斩波稳零技术,有效地减小了调制器的1/f噪声和直流失调。调制器采用旺宏0.35μm CMOS工艺实现。仿真结果表明,在30 Hz的信号带宽内,调制器的信噪失真比(SNDR)可以达到105 dB,在3.3 V的工作电压下,功耗仅1.3 mW,满足对低频微弱信号的检测要求。     

低电压低功耗ECL电路设计

首先指出了 ECL电路随着集成度和速度的提高 ,存在着功耗太大的问题 ,进而提出了采用低电压电源以降低功耗 ,为此发展了将串联开关转换成并联开关的技术 ,保证了电路能在低电压下正常工作 ,并由此实现了适合于低电压工作的 ECL电路的开关级设计。从对设计的电路进行的计算机模拟结果表明 ,采用文中提出的并联开关技术设计的电路 ,在电源电压为 -2 .5 V时 ,不仅具有正确的逻辑功能和较高的工作速度 ,且比采用-5 .0 V电源的电路节约了 80 %以上的功耗     

一种应用于无线通信的低电压低功耗Σ-D调制器的设计

文章首先分析了低电压对于低功耗CMOSΣ-"调制器设计提出的挑战,使用了自顶向下的设计策略,利用Hspice和Simulink对开关电容放大器和开关电路非理想特性建模,通过Matlab优化低功耗结构的运算放大器电路参数,最后给出了系统仿真结果。仿真结果显示,使用0.18#m2p6mCMOS工艺设计的Σ-"调制器在1.5V低电源电压条件下,信号带宽为200KHz,峰值信噪比达到93.5dB,动态范围为96.3dB,满足了GSM/PCS1800/DCS1900等无线应用的要求。     

低电压低功耗全加器的研究设计

采用传输管逻辑和低电压 XOR/XNOR结构 ,设计了一种新型的适用于低电源电压下工作的低功耗高速全加器电路。在 1 .8V工作电压下 ,获得了运算时间为 0 .85 lns,平均功耗 ( 5 0 MHz) 3.35 μW的良好特性。     

13.2A 50mW的带通∑ΔADC

便携式无线接收机的主要挑战是在降低功耗的同时,使其动态范围最大化.带有一对时间连续,低通模数转换器(ADC)的直接变频接收机的功耗很低,但是它也容易造成诸如正交性不很好、DC偏移和低频失真等问题,从而限制了产品的动态范围.另一方面,一个二次变频超外差接收机就没有这些限制,但通常由于其复杂性增加,以及需要对较高的中频(IF)信号进行数字化,它的耗电量相对增大.     

基于双二阶的低功耗椭圆带通滤波器设计

为解决椭圆滤波器通带纹波较大的问题,设计了一种基于双二阶的椭圆窄带带通滤波器,滤波器由3个双二阶构造的带阻滤波器级联实现,滤波器中心频率11kHz,带宽2kHz,通带纹波不超过1dB,阻带衰减不小于30dB每倍频程。滤波器功耗不超过30mW,满足水下引信接收机长时间工作的要求。     

一种无运放低压低功耗CMOS带隙基准电压源的设计

采用无运放电路结构,通过改进反馈环路和调整电阻的方法,设计了一种低电压低功耗的带隙基准电压源.相比传统有运放结构,电路芯片面积更小和具有更低的电流损耗,并且大部分电流损耗都用于产生输出电压.基于CSMC 0.5 μmCMOS工艺对所研制带隙基准电压源进行流片,测试结果表明,当电源电压大于0.85 V时,能够产生稳定的输...     

ΣΔ调制器的设计方法

介绍了sigma delta单环调制器的设计方法.详细阐述了如何把给定的要求转化为具体拓朴结构.通过该方法,设计者可以在仅知道精度要求的情况下,逐步实现所需要的电路结构,并通过-个三阶一位调制器的设计描述了这一流程.     

A Second Order Multi-Bit Sigma Delta Modulator with Single-Bit Feedback

Multi-bit Sigma Delta modulators suffer from the DAC non-linearity problem and often need complicated Dynamic Element Matching (DEM) circuits. Combining a multi-bit quantizer and a single-bit DAC eliminates the need of DEM circuits, simplifies the design, and reduces the power consumption. Using a digital circuit to compensate the truncation error caused by cutting the multi-bit feedback to single-bit, the structure can achieve the same noise transfer function as a conventional multi-bit modulator. One drawback is that the signal scaling in such a structure lowers the overall resolution. In this paper the influence of signal scaling is analyzed and a design example given. A second order 3-bit modulator is fabricated in 0.35 m CMOS process, achieving 82 dB dynamic range at OSR = 128 and a peak SNDR of 73.1 dB.     

Delta Sigma调制器非理想因素建模

系统构建并研究了开关电容积分器DeltaSigma调制器非理想因素行为级模型.重点实现一种运放非线性直流增益模型,仿真表明它更有效反映奇次谐波失真,为保证模型真实性,综合考虑调制器其他非理想因素,如时钟抖动、量化器失配、采样噪声、开关非线性电阻以及运放参数(色化噪声、饱和电压、增益带宽、摆率等).     

低压CMOS满幅度恒定增益运算放大器设计

运用负反馈控制输入共模电平,实现了电源电压仅为0.9 V的满幅度运算放大器。采用TSMC 0.35μm CMOS工艺参数HSPICE模拟结果显示,在满幅度共模电平下,运放的平均直流电压增益为66.4 dB(10 pF电容负载),增益波动仅为0.01%,平均单位增益带宽为1.88 MHz,平均相位裕度52°,平均静态功耗仅为135μW。     

Low Voltage CMOS Power Amplifier with Rail-to-Rail Input and Output

This paper describes a CMOS power amplifier with rail-to-rail input and output, also suitable for low voltage applications. The amplifier uses Simple Miller Compensation with high bandwidth stage to robustly and power efficiently compensate the amplifier. Circuit also includes a common mode adapter block, based on resistive level shift network, to implement rail-to-rail input and optional adaptive biasing block, which can be used to extend bandwidth of the amplifier for large high frequency inputs in continuous-time applications. Measurement results show that the amplifier is capable of driving heavy resistive and capacitive loads having maximum output current exceeding 100 mA, when driving 1 nF ‖ 10 Ω load from 3.0 V supply. Without adaptive biasing the linear amplifier achieves 5.7 MHz unity gain frequency and 61^∘ phase margin when driving 1 nF ‖ 1 kΩ load, while drawing 2.4 mA from 1.5 V supply.     

单片化低压低功耗Si CMOS运算放大器的实现

基于新型的折叠共栅共源PMOS差分输入级拓扑、轨至轨AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术特别考虑和EDA平台的实验设计与模拟仿真,并设计配置了先进的Si 2 mm P阱硅栅CMOS集成工艺技术。已经得到一种具有VT = 0.7 V、电源电压1.1~1.5 V、静态功耗典型值330 mW、75 dB开环增益和945 kHz单位增益带宽的LV/LP运算放大器。该运放可应用于ULSI库单元和诸多相关技术领域,其实践有助于Si CMOS低压低功耗集成电路技术的进一步开发与交流。     

A 18-mW,20-MHz bandwidth,12-bit continuous-time∑△modulator using a power-efficient multi-stage amplifier

正A fourth-order continuous-time sigma delta modulator with 20-MHz bandwidth,implemented in 130nm CMOS technology is presented.The modulator is comprised of an active-RC operational-amplifier based loop filter,a 4-bit internal quantizer and three current steering feedback DACs.A three-stage amplifier with low power is designed to satisfy the requirement of high dc gain and high gain-bandwidth product of the loop filter.Non-return-to -zero DAC pulse shaping is utilized to reduce clock jitter sensitivity.A special layout technique guarantees that the main feedback DAC reaches 12-bit match accuracy,avoiding the use of a dynamic element matching algorithm to induce excess loop delay.The experimental results demonstrate a 64.6-dB peak signal-to-noise ratio,and 66-dB dynamic range over a 20-MHz signal bandwidth when clocked at 480 MHz with 18-mW power consumption from a 1.2-V supply.