工控机发展未来--CompactPCI和AT96总线融合

随着嵌入式计算机速度和存储容量爆炸性地增长,CPU主频已超过400MHz,RAM容量已超过了128MB,硬盘更是以GB计算.嵌入式计算机已经被看作是运行工程应用软件的高可靠平台,嵌入式应用软件设计技术成为嵌入式系统设计的主要技术.因此,选择一个理想的嵌入式计算机架构,以优化应用软件开发过程、缩短开发周期、降低技术风险、改善系统性能和可靠性成为嵌入式系统开发成功的关键因素.     

模块化思想在嵌入式系统设计中的应用

文章主要分析了模块化设计特点及理念,结合嵌入式系统技术需求及特点,研究模块化思想在嵌入式系统设计中的应用。     

嵌入式CPU的设计与仿真

介绍了用VHDL语言实现嵌入式CPU的模块化设计方法．很好地解决了和原有系统的兼容问题，介绍了用VHDL语言描述嵌入式CPU的实例，说明了模块化的设计思想。     

主机接口(HPI)在嵌入式系统中的应用

为了满足日益复杂和高性能的应用要求,由主机 DSP构成的多CPU系统已经成为嵌入式技术发展的潮流.因此,主机和DSP之间的数据交换方式就成为嵌入式系统设计必须考虑的重要问题.提出通过HPI接口进行数据交换的方案,并举例说明主机接口在由MPC555和ADSP2191构成的系统中的应用.     

基于SOPC的八路高速数据采集系统

随着信息领域各技术的发展,数据釆集方面也取得了长足的进步,釆集数据的信息化是目前社会发展的主流方向,各种领域都用得到数据采集。随着实时测控系统被广泛的应用,以嵌入式为核心的数据采集系统已在测控领域中占到统治地位。本文研究如何利用SOPC技术来设计实现多路数据采集系统。嵌入式软核处理器、采集数据处理部分和LCD显示是系统设计中的三个重要部分。系统中嵌入式软核CPU的设计,运用Nios II嵌入式软核处理器控制数据釆集系统工作,达到系统设计任务和要求。     

f使用泰克MS04000系列混合信号示波器调试混合信号嵌入式设计（一）

引言 当前的嵌入式设计工程师面临着系统复杂程度日益提高的挑战。典型的嵌入式设计可能会包括各种模拟信号、高速和低速串行数字通信、微处理器总线等。I^2CSNSPI等串行协议通常用于芯片间通信，但不能在所有应用中代替并行总线。     

基于WinCE系统下Bootloader的开发

随着越来越多的嵌入式设备研发中采用操作系统支持,必然要根据目标板设计引导程序（Bootloader）。由于WinCE的设计目标是模块化及可伸缩性、实时性能好,通信能力强大,支持多种CPU,最大程度继承了桌面版Windows操作系统的丰富功能,因此被广泛地用在嵌入式系统中。本文首先介绍了WinCE系统的定制方法和Boot...     

雷达嵌入式系统硬件模块化研究

嵌入式系统在雷达系统中所占的比例越来越大。采用模块化设计思想对雷达嵌入式系统硬件进行设计,将会大大提高雷达系统的可靠性、维护性和保障性,并且大大缩短雷达产品的研制周期。本文在分析雷达嵌入式系统硬件的基础上,在对标准总线进行比较下,选择了雷达嵌入式系统硬件模块化体系架构,并对硬件模块进行了划分。     

Altera启动嵌入式计划

Altera日前正式启动嵌入式计划,该计划包括新的系统级集成工具、嵌入式系统配置功能和统一的FPGA设计流程.Altera公司亚太区高级市场经理罗嘉鸾表示,推动Altera进行嵌入式计划的原因在于,CPU的功耗瓶颈越来越突出,多内核+硬件加速的模式成为系统设计的主流,嵌入式系统越来越多需要使用FPGA,而支持FPGA的嵌入式选择也越来越多,面对这些趋势,设计的需求在于为CPU和可配置加速器提供更多的组合,降低BoM成本以及能够为基于FPGA的CPU提供更多的OS,另外一个十分重要的支持在于能够为各种各样的选择提供统一的FPGA设计流程.     

嵌入式系统中EEPROM接口及控制电路设计

嵌入式串行EEPROM存储器已成为当今许多片上系统解决方案的一个重要组成部分.本研究以以太网接口卡芯片中EEPROM的嵌入式应用开发为例,介绍和提供了一种嵌入式系统中串行EEPROM的接口和控制电路的设计方法.本方法对其他领域EEPROM的嵌入式应用也具有重要的参考意义.     

基于软件无线电的嵌入式系统总线研究及应用

介绍了软件无线电传统的嵌入式系统并行总线传输方式,分析了高速串行总线相对于 并行总线的优势,比较了当前常用的几种高速串行总线的优劣,指出了RapidIO总线是当前 软件无线电嵌入式系统一种良好选择。同时,通过某项目应用,实现了RapidIO总线高速组 网以及系统开放、可扩展、可重构等性能。     

通用串行总线接口指纹采集器的设计

介绍了一种基于计算机通用串行总线接口的指纹采集器的设计。说明了指纹采集器的工作原理、功能结构及其设备驱动程序软件、外围设备接口通讯软件的编写方法。采用即插即用计算机外设接口(USB)技术和模块化设计思想是本设计的最大特点。     

VXI总线通用测试技术研究

自动化测试是当前我国测试领域的主流,本文介绍了采用VXI总线组建通用化测试系统的设计方法,论述了全面提高系统模块化、标准化、开放性的设计思想.     

一种基于并串结合方式的波控系统设计

针对相控阵雷达波控系统的特点,提出了一种基于并串结合方式的波控系统,实现对相控阵雷达众多T/R组件的波束控制.本文指出了几种常用波控系统设计的优缺点,重点介绍了本波控系统设计的原理、组成和具体实现方法,并介绍了该波控系统设计在各方面带来的改进,包括布相时间短、波束切换快、系统扩展方便,同时能够有效的减少阵面走线、提高波控系统的可靠性和可维修性.     

总线技术开放式教学实验平台

“总线技术与应用”是一门实践性强、应用范围广、技术更新快的课程,其实践教学效果直接影响学生培养质量及社会对专业的认同评价。为提升“总线技术与应用”课程的实践教学效果,基于开放性、模块化、可扩展性原则,设计了一种基于总线架构的嵌入式综合教学实验平台,并进行了相关的教学设计。教学实践表明,该平台能够满足总线技术相关课程的实验教学需要,改善教学效果。     

基于I2C总线技术的网络电视的设计与实现

网络电视是传统的电视机与嵌入式系统相结合的产物。如何完成两者的通信是设计网络电视必须解决的关键技术之一。在讨论了I^2C总线特点的基础上，给出了利用I^2C总线技术实现两者之间通信的方法。     

多种高速串行总线的对比研究与分析

针对新一代非嵌入式系统及嵌入式系统对数据通信传输能力需求的进一步提高,高速串行总线技术应时而生,高速串行总线中应用最为广泛的三种为以太网总线、PCIe总线及RapidIO总线。对比分析以太网、PCIe及RapidIO的特点及原理,通过对比其区别为硬件设计时选用合适的高速串行总线提供一定的帮助。     

RapidIO高速串行总线的信号完整性仿真

采用最先进的3D电磁场仿真软件对RapidIO高速串行总线进行了板级信号完整性仿真,在前仿真中对关心的设计参数进行了有效评估,形成了可信赖的指导数据;后仿真对实际设计数据进行了验证,修正了不理想的设计参数。仿真手段彻底改变了依靠经验和反复试验的设计方法,成为高速串行传输技术中不可或缺的设计手段。     

面向CAN总线健壮性的形式化建模与验证

为评估控制器局域网络（Controller Area Network,CAN）攻击者入侵风险的影响,增强CAN总线设计的健壮性,提出了一种基于UPPAAL SMC的CAN总线健壮性验证方案。该方案首先针对嵌入式软件系统需求对CAN总线数据链路层与应用层进行形式化建模,采用模型检测技术对总线控制、收发、仲裁、应用层等功能进行仿真;其次使用攻击报文对CAN总线系统抗攻击性能进行验证与分析,开发人员可根据验证结果改进软件需求参数指标。实验结果表明,参数优化后,在总线被攻击情况下节点传输的准确率保持在75%以上,应答正确率可提升12.4%,加强了总线抗攻击能力。该方法为嵌入式软件通信总线系统设计的合理性提供了理论指导,规避开发后期的风险,可广泛应用于通信总线安全性能验证领域。     

基于FPGA的高速同步串行总线设计

为了实现高速同步串行总线设计,提出了基于FPGA使用硬件描述语言实现同步串行总线通信的方法,同时在工程应用中验证了其高速率和高可靠性的总线传输特性,为提高SRU(场内可更换单元)级之间总线速率提供参考。