拆分粒度对FPGA可拆分逻辑结构性能的影响

可编程逻辑块是现场可编程门阵列(FPGA)的核心组成部分(主要由查找表(LUT)和寄存器构成),它的内部结构设计一直是研究的重要方向。可拆分逻辑结构给电路实现带来了灵活性。本文以6-LUT作为研究对象,从拆分粒度的角度出发,研究不同的可拆分因子(N=1,2,3,4)对电路性能带来的影响。仿真实验基于开源的FPGA CAD工具(ABC和VPR)和VPR测试电路集,实验结果表明：a) 不同可拆分因子对电路关键路径延时影响不大;b) 可拆分因子为2时,电路使用资源的面积和面积-延时积均最小,呈现更好的性能。     

一种基于查找表的FIR成型滤波实现装置

脉冲数字成型滤波器属于有限冲激响应(FIR)滤波器的一种,常规做法是通过传统的乘累加(MACs)方法来实现,即通过对输入信号与单位冲激响应进行线性卷积。但是,随着成型滤波器系数的增加,这种卷积运算势必会占用大量的MAC单元以及延迟单元,导致现场可编程门阵列(FPGA)硬件资源紧张,系统延迟增大,设备成本增加。本文联合了FIR成型滤波器群延时特征以及基带数字调制符号特性,提出了一种新的查找表(LUT)结构的FIR滤波方法,并且在FPGA上实现。软硬件仿真结果表明,这一方法无论从精确度和资源利用上都具有一定的优势。     

基于查找表结构的可编程逻辑器件研究

随着现代电子系统技术在硬件设计方面的飞速发展,电子设计自动化技术在现代新型电子系统中得到了广泛应用.本文研究了电子设计自动化的硬件设计载体即可编程逻辑器件的基础知识及技术历程,本文首先介绍了半导体器件存储器到可编程逻辑器件的发展过程,其次介绍了可编程逻辑器件各种分类,引出基于查表结构的PLD,重点讨论了PLD的内部结构及基于查找表结构的可编程逻辑器件技术研究,再后引出数字系统设计部分,最后对相关理论和技术的发展进行讨论和分类.     

FPGA高性能查找表的设计与实现

从电路角度探讨了查找表(LUT)实现原理,基于双相不交叠时钟,设计实现了一种LUT,能高效地完成移位寄存器与RAM的功能扩展。基于SMIC0.25μmCMOS工艺优化设计了对应的版图,给出了相应的HSPICE仿真结果。此电路结构增强了逻辑块的性能,提高了FPGA的整体效率与灵活性,已被应用于FPGA的设计中。     

FPGA中查找表（LUT）的应用

ＦＬＥＸ １０Ｋ系列器件首次采用了查找表结构。本文讲述了如何利用ＦＬＥＸ １０Ｋ系列器件中的查找表结构,实现把复杂的卷积运算转化为移位相加运算。     

一种可编程多级动态共享查找表装置

本文提出了一种可编程多级动态共享的查找表方案可以满足了5G及后5G新业务快速部署,大容量,低延迟,低能耗的需求。     

基于FPGA的可配置内容查找表的设计与实现

提出了一种利用FPGA设计可配置内容查找表的实现方案,该方案以FPGA中的双端口RAM为核心,所实现的查找表具有操作简单,查找速度快,用户可自定义配置等优点。     

基于LUT的SRAM-FPGA结构研究

作为微电子工业中发展最迅速的一个领域,现场可编程门阵列（FPGA）的内部结构设计越来越受到业内人士的关注。为此针对目前普遍采用的基于查找表（LUT）的SRAM－FPGA,着重研究了其逻辑模块设计、布线结构设计和输入输出模块设计,同时也对此类FPGA基本结构进行了优化设计。     

FIR滤波器的优化设计与硬件实现

介绍如何用FPGA器件设计和实现FIR数字滤波器，对几种实现方案进行了比较和优化，并就如何改善所设计滤波器的性能和指标进行了讨论。     

基于LUT 的SRAM2FPGA 结构研究

作为微电子工业中发展最迅速的一个领域,现场可编程门阵列(FPGA) 的内部结构设计越来越受到业内人士 的关注。为此针对目前普遍采用的基于查找表(LUT) 的SRAM2FPGA ,着重研究了其逻辑模块设计、布线结构设计和 输入输出模块设计,同时也对此类FPGA 基本结构进行了优化设计。     

FPGA动态可重构逻辑设计初探

介绍了ＦＰＧＡ动态可重构技术的原理,提出一种采用常规ＳＲＡＭ编程ＦＰＧＡ来实现的动态可重构数字逻辑系统设计的新构想,并以小型时序信号发生器为例讨论了这种系统区别于传统数字逻辑系统的设计特点和应用前景。     

具有高资源利用率特征的改进型查找表电路结构与优化方法

该文着重研究了FPGA芯片中核心模块基本可编程逻辑单元(BLE)的电路结构与优化设计方法,针对传统4输入查找表(LUT)进行逻辑操作和算术运算时资源利用率低的问题,提出一种融合多路选择器的改进型LUT结构,该结构具有更高面积利用率;同时提出一种对映射后网表进行统计的评估优化方法,可以对综合映射后网表进行重新组合,通过预装箱产生优化后网表;最后,对所提结构进行了实验评估和验证。结果表明：与Intel公司Stratix系列FPGA相比,采用该文所提优化结构,在MCNC电路集和VTR电路集下,资源利用率平均分别提高了10.428% 和 10.433%,有效提升了FPGA的逻辑效能。     

一种新型FWNN中指数函数ex的FPGA实现

介绍了指数函数传统的FPGA实现方法,分析其硬件开销及运算精度.在此基础上,基于Simulink开发工具,提出了一种运用查找表思想在FPGA上实现指数函数的新方法.该方法具有硬件资源消耗少,自变量输入范围宽,运算精度可控等优点.     

可级联FIR滤波器的IP设计及FPGA验证

提出了一种基于分布式算法的，采用基于RAM之移位寄存器来设计可级联FIR滤波器的设计方法。     

一种基于并行Bloom Filter的高速URL查找算法

URL查找是众多网络系统中重要的组成部分,如URL过滤系统、Web缓存等.随着互联网的迅速发展,URL查找面临的主要挑战是实现大规模URL集合下的高速查找,同时保证低存储和低功耗.本文提出了一种基于并行Bloom Filter的URL查找算法,CaBF.该算法高度并行化,提供大规模URL集合下的高速最长前缀匹配,并很好地适应集合中不同数量的URL组件.理论分析和真实网络数据集上的实验表明,该算法相比现有算法可以降低假阳性概率达一个数量级(或者在满足相同假阳性概率的前提下降低存储和硬件逻辑资源消耗).此外,该方法的体系结构很容易映射到FPGA等硬件器件上,提供每秒超过150M次的URL查找速度.     

激光电视实时颜色校正方法研究

激光显示中必须将传统光源三基色向激光三基色进行色域映射,针对传统的一维查找表和三维查找表存在的缺点,介绍了一种三维简化查找表,在不影响显示图像质量的情况下,大大减少查找表的存储容量,并具有较快的查表速度,适合在FPGA,ASIC等硬件中实时实现.     

一种数字预失真器的实现方法

针对功率放大器引起的非线性失真问题,提出一种基于极坐标查找表的数字基带预失真系统,使用Altera DSP Builder Quartus II等工具软件完成该系统的设计、综合与适配。仿真及实验结果表明,该系统能较好的补偿功率放大器的非线性失真,且具有占用现场可编程门阵列（FPGA）硬件资源少,系统复杂度低的特点。     

基于FPGA的FIR滤波器设计与仿真

FIR数字滤波器以其良好的线性相位特性被广泛使用,属于数字信号处理的基本模块之一.FPGA具有的灵活的可编程逻辑可以方便地实现高速数字信号处理.为了提高实时数字信号处理的速度,利用FPGA芯片内部的ROM实现一种查找表结构的FIR数字滤波器.并用MATLAB对实验结果进行仿真和分析,证明了设计的可行性.