《蒲公英的天空》本色民歌演录的新尝试

在我印象中,“瑞鸣”只是一个小品牌, “出道”时间不长,推出的产品也不多。但它肯定具有自身特长。仅以声乐演唱CD为例,“瑞鸣”不走急功近利之路,不简单照搬引进,更不用廉价 MIDI、露身照,去包装三流四流不如流的流行歌手,“多快好省”地去追风“赶集”。“瑞鸣”的产品最大的特长就是,从作品的创意、定位, 歌手、演录班子的选择,到后期的制作,都是专辑班子“一手包办”。而整个流程中的所有参与者,都是具有高品味高水准的艺术家、录音师。     

Magic陈紫函——神话天使的幻魅人生

陈紫函，一位美丽多变的女郎。在多部电视剧里演绎着不同的人物命运：《延安锄奸》一路创高的收视，也令她获得“收视福将”的赞誉。戏约不断的她，刚刚结束完《黑玫瑰》的拍摄，就与胡歌携手走进《神话》剧组。当“神话”遇上多普达Magic会产生什么样的化学反应呢？MI带你一起对话陈紫函。     

佳片有约

《长恨歌》；《神话》；《暴力史》；《绝密飞行》；《疯狂金龟车》。     

《神话》又译（惊天传奇）

成龙扮演的考古学家和同伴在印度进入一座古墓，居然发现一幅公主的画像，公主长相和不断出现在他梦中的女子十分相似。为了探究梦境和现实的关系，成龙开始追梦之旅，奇迹般找到了传说中秦始皇陵的所在地……     

从神话说起全方位透视机卡分离小灵通

《神话》，一部剧情并不突出的电视，依靠几个宏大的场面，还是取得了很不错的票房，算是一个不大不小的“神话”吧！[编者按]     

碟报怀旧经典

新年伊抬，又有许多电影和电视剧集发行了DVD。值得注意的是．不少若干年前我们热衷的剧集都选择在1月以一区DVD的形式与大家再次相见．[编者按]     

跳出生活的泥潭

也许,从现代生活到后现代生活,我们最大的变化就在于此:我们内心仅有的对生活诗意的向往和渴望,被生活的重负碾得粉碎。而后,我们只能在生活中麻木或沉沦。     

编者按：红楼一梦

这个夏天,有着梦的错乱。或冷或热,都有些不走“老路”。还在适应中．电视剧新版《红楼梦》重装登场。     

金沙告别青涩

从<十八岁的天空>里气质清纯的校园美女蓝菲琳,到<神话>里为爱付出生命的吕素,金莎在戏剧上的表演功力已是游刃有余;从广为流传的<被风吹过的夏天>,到歌迷热捧的原创单曲<星月神话>,金莎在音乐道路上朝着"创作才女"的方向不懈努力.     

Cost-Efficient SHA Hardware Accelerators

This paper presents a new set of techniques for hardware implementations of Secure Hash Algorithm (SHA) hash functions. These techniques consist mostly in operation rescheduling and hardware reutilization, therefore, significantly decreasing the critical path and required area. Throughputs from 1.3 Gbit/s to 1.8 Gbit/s were obtained for the SHA implementations on a Xilinx VIRTEX II Pro. Compared to commercial cores and previously published research, these figures correspond to an improvement in throughput/slice in the range of 29% to 59% for SHA-1 and 54% to 100% for SHA-2. Experimental results on hybrid hardware/software implementations of the SHA cores, have shown speedups up to 150 times for the proposed cores, compared to pure software implementations.      

DS1963S及其在SHA中的应用

在简要介绍了SHA算法 (一种数据加密算法 )的基础上 ,通过介绍1-Wire器件DS1963S的特性及工作原理 ,给出了DS1963S在SHA中的应用方法     

SHA1 IP的设计及速度优化

论文简要介绍了SHA1算法的基本流程,并给出了一种硬件实现方案,文中着重介绍了提高IP的工作速度所采用的三种速度优化方案,并在文章的最后对速度优化的结果进行了比较,可以看出通过优化IP的工作速度得到了显著的提高。     

锦江礼堂电声设计

锦江礼堂是６０年代投入使用的大型多功能剧场型礼堂。结合维修,电声系统在原有装饰修缮的情况下重建,并将全分散扩声系统改为集中供声系统。这里将电声设计作一总结。１锦江礼堂的电声设计及性能指标１．１电声设计 （１）根据锦江礼堂混响时间长,不易听清的特点,选用ＥＡＷＤＦ６５０ｅ全频产品作主扬声器系统,以提高清晰度。其特点是指向性强,声能集中（６０ｘ５００＝１９．２）。 （２）制作符合国情的电声计算模板,以提高计算速度,减少计算错误,进行快速调整,满足工程需要。模板中设置了①扬声器系统的选择及设置情况;②国…     

基于超宽带采样保持器的数字接收机设计

直接射频采样技术是数字接收机的发展新趋势。由于 ADC 器件的水平限制,直接射频采样技术在接收机中的应用受到很大的限制。采用 SHA（采样保持器）＋ADC 的系统结构,设计了一种支持超宽带信号输入的数字接收机,实现了射频信号的直接采样。简述了采样保持器的工作原理,介绍了直接射频采样数字接收机的系统组成,详细介绍了数据采集子板的设计。综合 FPGA 分析工具 CHIPSCOPE 与MATLAB 软件,对数字接收机进行了测试和指标分析。结果表明,该数字接收机在采样保持器带宽范围内,可以满足常规指标要求,简化了系统设计,降低了成本,具有一定的应用价值。     

一种双采样保持器6位20 MSPS A/D转换器

提出了一种双采样保持器的6 位20 MSPS A/D转换器.电路采用两个彼此串联的采样保持器和一个3 位并行式A/D转换器.伴随着20 MHz双相差分时钟,3位并行式A/D转换器在时钟前半周期转换出高3位数字,并产生3阶模拟余量;在时钟后半周期,再利用该余量转换出低3位数字.既充分利用时钟时间,又充分提高了器件的利用率,大大降低了器件成本.通过实验仿真,进行了相关测试分析,给出了动态测试结果.     

Nested Digital Background Calibration of a 12-bit Pipelined ADC Without an Input SHA

To reduce power dissipation, the input sample-and-hold amplifier (SHA) is eliminated in a pipelined analog-to-digital converter (ADC) with nested background calibration. The nested architecture calibrates the pipelined ADC with an algorithmic ADC that is also calibrated. Without an input SHA, a timing difference between the sampling instants of the two ADCs creates an error that interferes with calibration of the pipelined ADC. This problem is overcome with digital background timing compensation. It uses a differentiator with fixed coefficients to build an adaptive interpolator. With a 58-kHz sinusoidal input, the 12-bit 20-Msample/s pipelined ADC achieves a signal-to-noise-and-distortion ratio (SNDR) of 70.2 dB, a spurious-free dynamic range (SFDR) of 80.3 dB, and an integral nonlinearity (INL) of 0.75 least significant bit (LSB). With a 9-MHz input, the SNDR is 64.2 dB, and the SFDR is 78.3 dB. About 2 million samples or 0.1 s are required for convergence. The prototype occupies 7.5 mm² in 0.35-mum CMOS and dissipates 231 mW from 3.3 V, which is 23 mW less than in a previous prototype with the input SHA.     

A 14-b 100-MS/s Pipelined ADC With a Merged SHA and First MDAC

A low-power 14-b 100-MS/s analog-to-digital converter (ADC) is described. The prototype ADC achieves low-power consumption and small die area by sharing an opamp between two successive pipeline stages. Further reduction of power and area is achieved by completely merging the front-end sample-and-hold amplifier (SHA) into the first multiplying digital-to-analog converter (MDAC) using the proposed opamp and capacitor sharing technique. The ADC, implemented in a 0.18-$mu$m dual-gate-oxide (DGO) CMOS technology, achieves 72.4-dB signal-to-noise and distortion ratio, 88.5-dB spurious free dynamic range, and 11.7 effective number of bits at full sampling rate with a 46-MHz input while consuming 230-mW from a 3-V supply.