基于VHDL的脉冲增量式多功能插补器的设计与实现

介绍了脉冲增量式插补算法的主要特点，分析了软件插补器的不足和利用可编程逻辑器件实现硬件插补器的基本思路，阐述了VHDL输入法的优势，归纳了基于VHDL语言编程实现多种脉冲增量式常用插补算法综合硬件插补器的思路，给出了具体的程序结构及时序仿真结果，针对VHDL语言的特点，讨论了芯片资源的优化问题。     

基于DSP系统的FPGA精插补器设计

现场可编程门阵列(FPGA)是新型的大规模集成逻辑器件。它采用高级计算机辅助设计技术进行器件的开发与设计,其优越性大大超过普通TTL集成门。本文介绍了二次插补算法中的精插补器在FPGA中的实现方法,重点讨论脉冲发送模块,包括奇数分频器、偶数分频器、及其他辅助功能模块。其中,每个功能模块都是使用VHDL语言描写的,并进行了功能与时序仿真,提出了基于数字信号处理器DSP-TMS320F28335交流伺服系统的FPGA精插补器,制定了系统的设计方案。     

基于FPGA／CPLD数控系统插补智能芯片设计

基于数控智能芯片的架构和软件硬化的理念，利用FPGA／CPLD设计插补模块既保留了硬件电路运算速度快（纳秒级）、插补思路清晰的优点，又克服了原有数字逻辑插补电路灵活性差的缺点。选用美国Altera公司的CycloneⅡ系列芯片进行下载配置，实现了脉冲增量式插补中的逐点比较法轮廓插补算法，定义出了芯片的输入／输出接口，通过VHDL语言进行编程仿真，获得了输出脉冲波形，完成了直线和圆弧轮廓4个象限的插补功能。     

基于同步异构DSP的CLA模块的脉冲均分算法研究

针对数控系统中精插补器输出脉冲分布不均匀的问题,对精插补器的运行机制、硬件结构与软件算法进行了研究,对精插补器的传统解决方案与输出脉冲分布不均匀的原因进行了归纳,提出了一种基于同步异构数字信号处理器(DSP)的控制律加速器(CLA)模块的脉冲均分算法。以使用相同时钟信号、数据总线与指令总线的DSP与CLA为硬件构架,采用并行处理任务、硬件触发CLA程序的模式,使用改进的双脉冲周期插补算法,构建了能够输出分布均匀的脉冲的精插补器;使用TMS320F28377S为硬件平台,利用其在线调试功能,对该脉冲均分算法进行了测试。实验结果表明:在数控系统的循环调度周期中,该设计方案输出脉冲的时间可以达到100%,脉冲周期最短可以达到2μs;该脉冲均分算法可以实现输出脉冲分布的均匀化。     

基于FPGA/CPLD数控系统插补智能芯片设计

基于数控智能芯片的架构和软件硬化的理念,利用FPGA/CPLD设计插补模块既保留了硬件电路运算速度快(纳秒级)、插补思路清晰的优点,又克服了原有数字逻辑插补电路灵活性差的缺点。选用美国Altera公司的CycloneⅡ系列芯片进行下载配置,实现了脉冲增量式插补中的逐点比较法轮廓插补算法,定义出了芯片的输入/输出接口,通过VHDL语言进行编程仿真,获得了输出脉冲波形,完成了直线和圆弧轮廓4个象限的插补功能。     

基于FPGA的数字积分法圆弧插补器的设计与实现

主要讨论数字积分法圆弧插补器的结构,利用大规模可编程逻辑器件FPGA,用VHDL语言进行编程,通过QUARTUSⅡ软件进行编译仿真,下载到FPGA中进行实现,简化了硬件插补器的结构,提高了灵活性.     

基于FPGA的三次B样条曲线插补算法优化和实现

针对FPGA的特点对三次B样条曲线插补算法进行优化,使用VHDL语言实现了三次B样条插补算法,并在FPGA中进行实际验证。     

微机定时系统及其在插补器设计中的应用

分析插补时钟的作用,日时钟和实时钟对插补器设计的影响,介绍基于实时钟的插补器硬件结构和程序基本框架,并给出实验验证结果。     

基于软件硬化技术的数控系统插补器研制

基于数控系统的发展现状,提出了基于可编程逻辑器件（PLD,Programmable Logic Device）实现硬件插补器的基本思路,给出了硬件插补器的功能需求,详细介绍了系统的硬件结构、功能以及相关芯片的选型,设计了系统的硬件结构框图,获得了利用软件仿真所得的波形,最后以数控系统位置控制为例,介绍了硬件插补器的应用方法。     

具有限定的弦差和加减速度的插补器

作者提出了一种数控机床在插补过程中通过调整进给速度从而将弦差限定在一定的误差范围内的插补算法。提出的插补器是一种变进给速度插补器,在保证弦差位于一定误差范围内的同时,增加了数控机床的效率。本文给出了仿真结果以证明该插补器的可行性。