MOS模拟集成电路的噪声分析和低噪声设计

本文论述了MOS器件的噪声和电路噪声的分析方法,提出了MOS模拟集成电路的低噪声设计原则,对开关电容网络中的1/f噪声和抽样过程所产生的混叠噪声作了较详细的说明,并以MOS运算放大器单元电路,开关电容积分电路为例作了噪声分析与低噪声设计,最后介绍了实验单元电路及其实测结果.     

MOS运算放大器的噪声模拟和低噪声设计

运算放大器的等效输入噪声电压可以表示为:V_1=[V_1~2·(A_1/A)~2+……+V_n~2(A_n/A)~2]~(1/2)运算放大器的低噪声设计原则是找出主要噪声源,减小主要噪声源的数量,并减少每个噪声源的噪声贡献.可以用SPICE—Ⅲ程序进行噪声模拟,但是MOSFET的1/f噪声公式要被修正或者适当池选择AF和KF.当AF=2,KF=3 E-24时,可以得到最小的模拟误差.模拟数据和测量数据都给出作为比较.     

用SPICE-Ⅱ程序进行MOS集成电路噪声分析

通用电路分析程序 SPICE-Ⅱ已经在国际上得到广泛的应用,并移植到国内某些计算机上。用该程序可以对电路进行非线性直流分析、非线性瞬态分析和线性交流分析,亦可进行噪声分析。但是噪声分析方面的工作一直很少有人做,因为有些问题还不够清楚,比如有关 MOS 管噪声模型的问题,参数 A_F 和K_F 的选取,以及计算结果和输入形式方面的问题。本文就上述问题并以图1所示,以高性能 NMOS运算放大器作为噪声模拟实例进行探讨。图中 E 管的V_T 为 1V,D 管的 V_T 为-3.5V,零管的 V_T 为 OV。一、程序的噪声分析功能和噪声模型SPICE-Ⅱ的噪声分析是同交流分析联系在一起的。它的交流小信号分析部分,是把交流输出变量作     

模拟MOS集成电路教材之进展

当前,大规模集成电路与系统技术发展显示出如下特征:(1)从数字系统到数字与模拟混合系统。(2)从应用于计算机领域进入通信领域。(3)从通用集成片设计到广泛的专用(或半专用)集成片设计。形成这种局面的背景主要是模拟(与数字混合)MOS集成电路研究与生产之进展及其在现代通信系统中的广泛应用。模拟MOS集成电路形成了一个新兴的技术领域。为适应这方面设计、研究与教学的需要,1980年,P.R.Gray,D.A.Hodges和R.W.Brodersen等人     

用SPICE—Ⅱ程序进行MOS集成电路噪声分析

本文讨论了用SPICE—Ⅱ进行MOS集成电路噪声模拟的有关问题,包括:SPICE—Ⅱ噪声分析功能,MOS管1/f噪声模型修正,噪声参数AF和KF的选取,模拟结果的分析和电路输入形式等等.     

声控式模拟声响集成电路MOS172

在日常生活中，往往会遇到四处寻找钥匙的尴尬事。要是能有这样一种声控钥匙圈，只要你拍几下巴掌或者吹几声口哨，它就会自动地发出声响或闪闪发光，那该有多好。下面，我们向大家介绍MOS172型声控式模拟声响集成电路，采用它可以自己动手制作声控式钥匙圈搜寻器。     

MOS和双极集成电路的发展

1972年美国半导体工业产值达到16.5亿美元,比1971年增长13％;其中MOS集成电路发展最快,只是数字双极集成电路稍有下降,线性电路也提高25％,光电器件增加40％,分立元件也有所增加。一、MOS MOS现已成为TTL新的竞争者(70年产值为2百万美元),MOS已很快成为标准产品工业的竞争者。今年将是从常规产品转为标准产品的一年。这一方面意味着MOS工艺日臻完善,另一方面表明将大幅度降价,约在1975年标准产品可占MOS总     

MOS集成电路的世界市场

MOS集成电路的世界市场一览裹 (单位:百万美元)1 9 7 81 9 7 91 9 8 01 9 8 11 9 8 21 9 8 3民用品 手表 台式计算机 汽车 乐器 电视 钟 玩具 家用电器 家用计算机 其他电子计算机 CPU(包括存储器) 外围设备事务机 科学、事务计算机 其他工业用机 测量仪器 工业用机通信与航空 通信 其他政府与军事总计 535 89 89 83 48 62 28 80 25 6 25 721 405 316 315 155 160 145 T3 T2 241 161 80 1302,08T 632 95 82 13T 53 70 30 90 29 15 31 843 466 37T 362 163 199 16T 84 83 295 198 9T 1412,440 789 110 84 196 60 79 3T 114 40 30 391,0…     

回顾和展望MOS集成电路的发展

回顾总结了ＭＯＳＶＬＳＩ的发展，展望 了未来发展趋势，说明工艺技术的进步以及器件和电器设计的不断改进对ＶＬＳＩ发展的重要作用。     

膜混合集成电路、MOS集成电路

Y2002-63377-270 0316879射频集成电路设计面临的挑战及计算机辅助设计方案=CAD solutions and outstanding challenges for mixedsignal and RF IC design〔会,英〕/Leenaerts, D. & Gielen,G. //2001 IEEE/ACM International Conference onComputer Aided Design, Digest. -270～277(E)Y2002-63392-73 0318880I/O电路及核电路的芯片电容特性=Characterizationof on-chip capacitance effects for I/O circuits and corecircuits〔会,英〕/Sudo, T. & Nakano, K. //2001 IEEE     

膜混合集成电路、MOS集成电路

Z99-51324-201 0014429HP82000混合集成电路测试系统应用于 DAC 的快速测试[会]/钟征宇//中国电子学会可靠性分会第九届学术年会论文选.—201～205(C)介绍了用 HP82000集成电路混合测试验证系统对数模转换器进行快速测试的有效方法。0014430反应溅射 Si-C-N 薄膜的结构分析[刊]/肖兴成//功能材料与器件学报.—2000.6(1).—59～63(K)     

膜混合集成电路、MOS集成电路

yZOOZ·63118一33 D215136浮动栅子阂值Mos直线性电路的动态充电恢复二D”抑ic eharge restoration of月oati呵,te subthresholdNIOS tr姗linear eircuits〔会,英〕/Koosh,V.F.&G知dman,R.//2001 IEEE International Svm侧龙lurn onY2O02·63118·707 0215137高速连续时间线性加权电压加法的小型CMOS电路=C冶mpaet CMOS drcuits for high一speed continuountimelinear weighted voltage addition〔会,英〕/Ramirez一助gu-10,J.&Ledesma,F.//2001 IEEE Inte湘tion滋S帅-P叱iuxn on Cireuits ands邓tems,Vol.1 ofs一707一7…     

膜混合集成电路、MOS集成电路

Y2001-62725-403 0118486互连延迟对芯片感应的灵敏性=Sensitivity of inter-connect dalay to on-chip inductance[会,英]/Ismail,Y.I.&Friedman,E.G.//2000 IEEE International Sym-posium on Circuits and Systems,Vol.3.—403～406(HC)感应提取是高速 CMOS 电路设计中的主要问题,讨论了芯片感应的两个特性,明显简化芯片感应提取,第1特性使信号波形对感应值中误差不灵敏,特别是传播延迟和上升时间,定量说明假设感应相对误差为     

膜混合集成电路、MOS集成电路

Y2000-62082-430 0007549低功率应用的混合 Vth(MVT)CMOS 电路设计方法=Mixed-Vth(MVT)CMOS circuit design methodology forlow power applications[会,英]/Wei,L.Q.& Chen,Z.P.//1999 Design Automation Conference.—430～435(P)     

膜混合集成电路、MOS 集成电路

Y2002-63120-237 0217363MOS 全模拟增强神经网络芯片=MOS fully analog re-inforcement neural network chip[会,英]/Al-Nsour,M.&Abdel-Aty-Zohdy,H.S.//The IEEE InternationalSymposium on Circuits and Systems Vol.3 of 5.—237～240(HE)     

膜混合集成电路、MOS集成电路

Y98-61322-371 9904559采用 MOS 技术的小型灵巧电源综述=Smart power inMOS technologies-an overview[会,英]/Simas,M.I.&Santos,P.//1997 IEEE International Symposium on In-dustrial Electronics,Vol.2 of 3,—371～376(G)     

膜混合集成电路、MOS集成电路

Y2000-62093-V-383 0012742模拟 CMOS4象限乘法器与除法器=Analog CMOSfour-quadrant multiplier and divider[会,英]/Vlassis,S.& Siskos,S.//1999 IEEE International Symposium onCircuits and Systems,Vol.5 of 6.—V-383～V-386(PC)介绍了模拟 CMOS4象限乘法器与2象限除法器电路。描述了乘法器与除法器的性能、结构及应用。并给出了试验结果。参13     

膜混合集成电路、MOS集成电路

Y98-61438-615 9913174CMOS 系统中同步开关噪声的新分析模型=A newanalytic model of simultaneous switching noise in CMOSsystems[会,英]/Cha,H.-R.& Kwon,O.-K.//1998IEEE 48th Electronic Components & Technology Con-ference.—615～621(AG)