一种混合集成12位A／D转换器

介绍了一种１２位Ａ／Ｄ转换器。就电路的工作原理、设计特点及测试结果等方面进行了探讨。电路在标准双极工艺生成单片ＩＣ的基础上，采用了陶瓷基板上的多芯片厚膜组装工艺、双层金导带布线、多芯片混合组装及大腔体管壳的储能点焊等技术，在２１ｍｍ×４１ｍｍ的陶瓷基板上混合组装了８个集成电路芯片、７个贴片电容和８个厚膜电阻。经测试，电路转换时间小于２０μｓ，最大线性误差和最大微分线性误差为０．０１２％ＦＳＲ。电路采用３２引出端双列直插全金属平底管壳（ＭＰ３２）封装，在±１５Ｖ、＋５Ｖ电源下电路总功耗低于９００ｍＷ。     

微电子组(封)装技术的新发展

微组装技术的基础是SMT,实现了IC器件封装和板级电路组装这两个电路组装阶层之间技术上的融合,其发展方向是器件封装、组装与SMT自动化设备的紧密结合。微电子封装技术的基础是集成电路IC封装技术,发展方向是三维立体封装技术和微机电封装技术。重点论述了三维(3D)立体封装技术的最新发展,并介绍IC集成电路制造技术虚拟培训系统。     

组装技术评价(摘译)

五、集成电路组装(一)集成电路组装有两种方式,一种是集成电路厂家为了把集成电路作为零件出厂所进行的集成电路封装;另一种是进行整机组装的用户得到芯片后直接组装成混合集成电路。从组装阶段的角度考虑,前者居于第一组装阶段,而后者相当于把第一、第二组装阶段同时进行。这里谈一下集成电路的组装方式,进而了解从厂家能得到哪种形式封装的集成电路。     

QFN封装元件的板级组装和可靠性研究

近两年来，QFN封装(Quad flat No—lead方形扁平无引脚封装)由于其良好的电和热性能，得到了快速的推广和应用。采用微型引线框架的QFN封装称为MLF封装(Micro Lead Frame——微引线框架)。全球最大微电子制造商之一的Amkor公司，已经销售MLF封装的IC超过1亿只。因此人们迫切希望了解有关QFN的焊盘设计、装配工艺以及板级可靠性设计和工艺等方面的技术问题。由于QFN封装没有焊球，元件与PCB的电气连接是通过印刷焊膏到PCB上，然后贴片和进行回流焊完成的。为了形成可靠的焊点，需要特别注意焊盘的设计，同样．由于这种元件底部有大面积焊盘，其表面贴装工艺很复杂，要求进行合适的模板设计、焊膏印刷，以及回流焊曲线设置。本文对上述各方面要求和影响进行探讨，对PCB焊盘设计、表面组装工艺以及板级组装的可靠性作了详细地介绍。     

征稿启事

正《电子与封装》杂志是目前国内唯一一本全面报道封装与测试技术、半导体器件和IC的设计与制造技术、产品与应用以及前沿技术、市场信息等的技术性刊物,为促进我国封装测试专业技术水平的提高和生产技术的发展,加强技术交流和信息沟通,特向广大读者和有关专业人员诚征下列内容稿件:反映国内外封装测试技术的综述文章;反映国内外半导体器件与集成电路设计与制造技术的综述文章;电子封装测试技术及科研成果;电子器件与集成电路测试技术及其科研成果;厚薄膜电路、混合电路、MCM、MEMS、印刷电路等组装技术和研究成果;各种封     

国外厚薄膜电路水平综述——厚薄膜电路发展概况(一)

<正> 1.国外的生产情况 厚薄膜混合集成电路(简称厚薄膜电路)是把IC半导体或分立元件组装到厚薄膜基片上的微型电路。混合集成技术经过二十     

东芝公开在前工序封装MEMS元件的技术

东芝5月30日公开了2种在前工序封装MEMS元件的技术。所以因其可在晶圆级进行成批处理,可降低一直视为MEMS元件制作难题的封装成本。该公司还层积以此封装技术制成的MEMS元件和驱动器IC,试制出了0．8mm厚的多芯片封装（MCP）。该公司介绍,0．8mm厚的MCP为全球最薄。     

片状组装技术在混合微电子电路中的应用

1978年,日本在国际微电子学会(ISHM)上发表了《Hi-MIC新型混合微电子电路》的论文.揭示了片状元件及其组装技术的发展和前景.所谓“HiMIC”电路,实质上就是将传统分立元件的组装思想与厚薄膜混合集成电路相结合而形成的一门新的微电子电路组装工艺.其基本概念为:采用标准尺寸的微型化无引线片状元件,引用计算机控制技术生产外形,形     

无铅CGA的组装与返修

IBM引入了CuCGA(Copper Column Grid Array)来代替传统铅锡焊柱的CCGA(Cerami CColumn Grid Array)以实现无铅化，如图1所示。CCGA、CuCGA提供一个高可靠性封装方案，使具有优良的电性能和热性能的陶瓷芯片的使用成为可能。微电子封装中无铅化趋势增加了大尺寸，多I／O封装元件加工制造的复杂程度。芯片组装和返修的可制造性工艺发展也与新型封装互连结构的发展紧密相关。CuCGA目前已经符合可制造性，可靠性和电气性能的需求。可制造性的结构优化主要集中在制造过程中连CuCGA目前已经符合可制造性，可靠性和电气性能的需求。可制造性的结构优化主要集中在制造过程中连接焊柱的强度和芯片组装过程的简化。芯片一侧的焊接点是互连可靠性的关键因素。焊点的几何结构同样会影响到电气性能。这些因素的评估决定了最后的焊柱设计。本文讨论的重点在于CuCGA芯片组装和返修工艺的研究及可靠性评估。目的是在已经发展成熟的CCGA组装工艺基础上，发展出适应新的无铅工艺标准的组装工艺。成功地将CuCGA组装工艺同发展中的锡-银-铜(SnAgCu，或SAC)芯片组装工艺结合起来，对贴片，回流焊接和返修领域提出挑战。下面将讨论工艺优化以及通过可靠性评估来论证这个工艺。     

无源电子开关组件的研制

本文阐述的无源电子开关组件是一种应用于引进的声纳装置中的电子开关电路。该电路采用无源结构方式，控制端通过变压器耦合技术作为接口。运用厚膜混合集成电路技术，SMT组装技术，传输耦合器内置的方法，成功地解决产品的体积问题和组装难题，外形结构为金属全密封封装。该产品具有体积小、重量轻、可靠性高、一致性好、耐冲击、组装方便等优点。     

面阵列CSP仿真的可靠性预测

随着SMT技术的发展，集成电路封装互连，尤其是球栅阵列和面阵列CSO的互连可靠性成为人们关注的重点。其关系到这些互连技术的推广应用。本通过一系列的模拟实验，获取一些关键数据，从而开发出分析IC封装互连可靠性的新方法。并采用SRS软件作为预测可靠性的工具。创建和分析IC封装互连的新方法可为当今高性能产品提供可靠的需求。具有球栅阵列(BGA)特征的较新型的元件封装与面阵列互连组合形成了一类应用技术，这种技术能够容纳更多引线数，占用的板子空间小，而且还实现了宽间隙下的互连。对面阵列引线性能的调研已成为人们密切关注的领域，并对此展开了一系列的研究。必须考虑为下一代封装开发可靠的、低应力互连的方法。由于BGA不同于传统的组装方法，不存在将柔性引线弯曲连接的工艺步骤，显然，迫切期望为面阵列封装开发依附引线。因此，而为新BGA在开发一类小型化的IC封装以满足这种迫切需求。我们将其统称为芯片级封装(CSP)。已开发出这些小型化封装可使许多与倒装芯片技术相关的性能优势尽可能地满足广大用户的要求，而不需要用户来处理和组装未被保护的裸芯片。为获得引线柔性或释放应力，需要采用一种综合策略。首先，有必要说明可能会影响现代焊接的组件的合理应用的许多设计特性。     

化学镀镍镀钯浸金表面处理工艺概述及发展前景分析

随着电子封装系统集成度逐渐升高及组装工艺多样化的发展趋势,适应无铅焊料的化学镀镍镀钯浸金（ENEPIG）表面处理工艺恰好能够满足封装基板上不同类型的元件和不同组装工艺的要求,因此ENEPIG正成为一种适用于IC封装基板和精细线路PCB的表面处理工艺。ENEPIG工艺具有增加布线密度、减小元件尺寸、装配及封装的可靠性高、成本较低等优点,近年来受到广泛关注。文章基于对化学镍钯金反应机理的简介,结合对镀层基本性能及可靠性方面的分析,综述了ENEPIG表面处理工艺的优势并探讨了其发展前景。     

高密度微电子封装技术

多芯片组件(MCM)是从混合集成电路(HIC)发展而来的。HIC的发展已经有三十多年的历史了,它是把IC芯片与微型元件组装在用某种工艺制作布线的同一个基板上,封装起来,从而实现一定的功能。这种方式在系统的小型化和提高系统可靠性方面发挥了积极的作用。但是,人们在应用中也发现,无论采用何种封装技术后的裸芯片,无论是金丝球焊还是BGA,在封装后裸芯片的性能总是比未封装时要差一些。进入八     

汽相钎焊技术—原理 设备 材料和应用

一,表面组装(SMT)与再流钎焊(Reflow Soldering) 随着大规模(LSI)和超大规模(VLSI)集成电路技术的发展,越来越高的小型化和可靠性要求,电子组装技术已从真空管连线组装,晶体管分立元件印刷板组装,双列直插元件(DIP)印制板组装发展到表面组装(SMT)。SMT可包括印制板表面组装和各种薄膜,厚膜混合电路组装。 SMT是一种新的组装概念。它把各种有引线和无引线元件组装到印制板的一个或两个表面上,而代替过去使用的有引线元件通孔插件组装(在一面组装而在另一面焊接)。这种新的组装概     

高密度微电子封装技术

多芯片组件(MCM)是从混合集成电路(HIC)发展而来的。HIC的发展已经有三十多年的历史了,它是把IC芯片与微型元件组装在用某种工艺制作布线的同一个基板上,封装起来,从而实现一定的功能。这种方式在系统的小型化和提高系统可靠性方面发挥了积极的作用。但是,人们在应用中也发现,无论采用何种封装技术后的裸芯片,无论是金丝球焊还是BGA,在封装后裸芯片的性能总是比未封装时要差一些。进入八     

新型电子变压器控制器IR2161

IR2161是国际整流器公司(IR)专为电子变压器而设计的智能控制集成电路。该器件能驱动低压卤素灯。IR2161把所需功能全部集于单一的8引脚DIP或SOIC封装内，从而可有效减少元件数量、简化电路并增强可靠性。     

《电子与封装》杂志征稿启事

正《电子与封装》杂志是目前国内唯一一本全面报道封装与测试技术、半导体器件和IC的设计与制造技术、产品与应用以及前沿技术、市场信息等的技术性刊物,是中国电子学会电子制造与封装技术分会会刊、中国半导体行业协会封装分会会刊。为促进我国封装测试专业技术水平的提高和生产技术的发展,加强技术交流和信息沟通,特向广大读者和有关专业人员诚征下列内容稿件:1反映国内外封装测试技术的综述文章。2反映国内外半导体器件与集成电路设计与制造技术的综述文章。3电子封装测试技术及科研成果。4电子器件与集成电路测试技术及其科研成果。5厚薄膜电路、混合电路、MCM、MEMS、印刷电路等组装技术和研究成果。6各种封装材料、管壳、模具、引线框架和设备等的研究、设计和生产技术。     

同一基片上制作两种薄膜方阻的电阻研究

薄膜混合集成电路与厚膜混合集成电路相比，其方阻的单一性影响了其更广泛的应用。本文介绍了在同一个薄膜基片上，用Cr-SiO材料制作高方阻电阻，用NiCr、Cr-SiO并联的方法制作小方阻电阻。通过实验及可靠性考核，制出了高精度、高可靠性的具有双方阻结构的混合集成电路薄膜电阻成膜基片。     

丝网印刷在厚膜IC中的应用及其常见质量问题的解决方法

丝网印刷与厚膜IC技术是微电子技术的核心技术之一。IC技术是指以半导体晶体材料为基础,采用专门工艺技术组成微小型电路或系统。本文分别叙述了厚膜IC对网版、厚膜IC对浆料、厚膜IC对印刷技术等丝网印刷要素的要求,以厚膜电阻为例介绍膜层制作工艺。并且从生产的角度讨论了厚膜混合集成电路因生产工艺或操作不当出现的常见质量问题,提出相应的解决方法。     

采用锡铅焊膏粘接的Sn—Ag—Cu BGA元件的焊点可靠性

在转向无铅电子产品过程中，元件供应商可能需要支持无铅和合铅元件的双线生产。而这可能合在生产制造中引起广泛的后勤问题。全部使用无铅元件是这个问题的一个解决方法。因此，用锡铅共晶焊膏粘接的Sn-Ag—Cu BGA元件的焊点可靠性需加讨论。在这篇论文中介绍了对两种无铅封装：超细间距BGA(VFBGA)和层叠式CSP(SCSP)的焊点可靠性评估结果，它们是应用锡铅共晶焊膏贴在PCB板上。而这些封装都是采用不同的回流曲线在标准的锡铅组装条件下组装的。采用合保温区或斜升区的热度曲线。回流峰值温度为208℃和222℃。组装后PCB(称为板级)进行温度循环(-40℃—125℃，每个循环30分钟)和落体实验。下面将会详细叙述失效分析。