VLC系统在室内视频传输中的应用

为了实现设备之间快速、安全的通信接入,将以太网视频传输与室内可见光通信原理相结合,实现了单向可见光视频传输系统。提出了对视频数据进行4B5B和NRZI编码,利用UDP协议进行传输,并由CDR（Clock and Data Recovery）芯片恢复同步时钟数据。最终,设计了发送电路和接收电路,并对时钟恢复和系统整体性能进行了测试。测试结果表明,基于4B5B编码的可见光视频传输系统可以实现1M距离以内的以太网视频传输。     

基于过采样CDR的4B/5B编码的设计与实现

为改善IEEE1394b串行总线上传输信息的可靠性,满足设计需求的误码率,其关键在于数字通信系统中串行传输数据编码方式的选择。对此,采用4B/5B编码方式,并给出一种过采样技术的时钟数据恢复的方法对4B/5B进行编译码。首先对过采样技术的时钟数据恢复方法过程进行讨论,指出恢复数据时钟是设计的难点。在此基础上建立总体设计框架,从而提高数据传输效率。通过应用Altera公司CycloneⅢ系列的FPGA芯片,在开发软件QuartusⅡ上实现4B/5B编译码仿真。最后给出仿真波形,验证在过采样技术的时钟数据恢复的方法下的编码方式的可实现性和可靠性。     

高速接口JESD204B的灵敏放大器设计

采用UMC 28 nm CMOS工艺,在低电源电压下设计实现了一种高速、低失调的灵敏放大器。在传统差分放大器、AB类锁存器等电路的基础上进行改进,提出了一种新型结构的灵敏放大器。利用Cadence软件进行电路设计和功能仿真。仿真结果表明,所设计的电路在1.05 V的低电源电压、5/10 GHz时钟下,其失调电压分别为0.2 mV/0.8 mV,传输延迟分别为50 ps/42 ps,功耗分别为0.37 mW/0.44 mW。因此,所设计的灵敏放大器适用于高速接口JESD204B模数转换模块。     

基于6B/10B编码的RS422遥测通信技术研究

RS422以其低成本、高可靠性的特点,广泛应用于工业和防务的通信接口。但同时由于自身传输速率慢和传输距离短的缺点,使得它的应用范围局限于低速、近距离传输。针对此类问题,对制约RS422传输速率和距离的原因进行深入的分析,提出了一种在软件上提升接口通信速率的方法,对RS422数据进行6B/10B编码,增加电平的转换使处理器更好地进行边沿判断;编码中去掉了传统8B/10B编码中的直流分量,实现编码的唯一性,并且具有一位纠错功能。实验证明,通过增加编码的方式使得RS422的传输速率更加接近于理论值,对工程上提高RS422的吞吐率有一定的借鉴意义。     

基于FPGA的JPEG压缩编码设计与实现

利用FPGA可以并行处理数据的优点,设计出了一种JPEG压缩编码电路。并在尽量保证图像质量的前提下,对JPEG的传统编码过程进行优化与调整,简化了编码电路,提高了编码效率,并生成独立IP核,方便调用。实验结果表明,设计的编码电路完全达到了预期目的。     

基于LVDS的高可靠性远距离数据传输设计

针对数据在高速远距离传输过程中可靠性低的问题,提出了一种基于LVDS长线传输和新型8B/10B编解码的解决方案。该方案采用了国产LVDS编解码芯片,在硬件电路中加入驱动设计和均衡设计,补偿信号在长线传输中的损耗;在逻辑设计中加入了一种新型的8B/10B编解码,实现数据在传输中的直流平衡,提高传输的可靠性。经验证,该系统中LVDS串行数据可以500 Mb/s的传输速率在240 m的平衡双绞导线上实现无误码传输。     

通用高速数据采集及测试平台设计

在图像和雷达等信号处理领域中,一个系统往往需要多块信号处理板进行协同工作,为了实现各个电路板之间的高速数据传输和通信,设计出了一种新型高速数据采集测试平台;平台采用64B/66B编码,同时兼容8B/10B编码,使用光纤作为传输介质,采用高性能FPGA为处理器实现高速数据收发;测试证明,采用64B/66B编码方式的平台相较于采用8B/10B编码方式的平台能够在大幅提高传输效率的同时减少数据冗余率;该平台设计通用性强,提高了通信速率的同时简化了外围线路的复杂性,可以为超高速数据采集提供更为高效的硬件支撑,并已得到了广泛的应用,具有较强的实用性。     

基于FPGA的低成本长距离高速传输系统的设计与实现

借助Altera CycloneⅢFPGA的LVDS I/O通道产生LVDS信号,稳定地完成了数据的高速、远距离传输。系统所需的8B/10B编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA内利用VHDL语言设计实现,大大降低了系统互联的复杂度和成本,提高了系统集成度和稳定性。     

H.264/AVC中CAVLC编码器的硬件设计与实现

设计了一种H.264标准的CAVLC编码器,对原有软件流程进行部分改进,提出了并行处理各编码子模块的算法结构。重点对非零系数级(level)编码模块进行优化,采用并行处理和流水线相结合的结构,减少了cavlc编码的时钟周期,提供了稳定吞吐量。采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA进行实现验证,最高时钟频率可达158.1 MHz,可满足实时编码H.264高清视频要求。     

基于BCH纠错算法的编解码器设计与实现

随着NAND Flash存储单元的快速发展，存储密度增加使得器件的出错概率增加，为此提出了一种优化的BCH编解码器结构，编码和解码过程每个时钟周期可以并行处理16位数据，其中译码电路中的伴随式模块、错误位置多项式模块与钱氏(Chien)搜索模块采取三级流水线结构，纠错和检错阶段可以同时进行，有效地提高数据的处理速度和纠错速度。在完成电路的RTL设计后利用VCS工具完成了电路的仿真验证，结果表明在传输8 192 bit数据生成672校检因子情况下实现了48位纠错，工作频率最高支持200 MHz。     

一种5B6B编码改进技术

光纤数字通信系统中采用线路编码是一种趋势,可以采用的线路编码很多,比较常用的线路码型就是mBnB码型。通过介绍5B6B编码原理,分析比较了两种编码方案,讨论了两种编码的性能。对改进的一种编码方案实现了基于matlab的5B6B编码,有效降低了误码扩散系数,实现了最大相同码元连码数少、定时信息丰富、尽量少的直流分量。     

一种新的FrDMA-B3G移动通信系统方案

移动通信的快速发展不断带来新的需求特点和技术挑战.如何为未来多种业务提供QoS保证的接入服务,是未来移动通信需要迫切解决的问题.同时相对于不断增加的接入需求,可用无线资源的稀缺性要求未来移动通信能取得更高的频谱效率.据此,该文提出一种新的帧分多址(Frame Division Multiple Access, FrDMA)-B3G通信系统接入方案,且该方案的物理层采用OFDM调制技术和多种自适应调制编码模式,能取得较高的频谱效率.通过采用CDMA扩频技术取得多种接入速率,满足不同业务的接入需求.系统仿真显示该方案能较好地满足未来B3G通信系统的诸多需求.     

面向分级B帧编码的分级量化技术

提出了一种面向分级B帧编码的分级量化技术,通过发掘同一个Gop中B帧之间的时域相关性,按金字塔顺序在级别不同的B帧之间相应分配权重不同的量化步长,达到编码优化的目的。仿真实验证明,所提出的分级量化技术比传统的使用同一个量化步长因子的量化机制在保证相同重构图像质量的前提下,能较大幅度的节省码流。     

基于视觉掩蔽特性的EZW算法

文中算法以EZW编码方案为基础，能够通过以下两项措施提高工作效率：(1)对小波图像的最低频子带系数进行单独DPCM编码；(2)全面考虑高频子带的分解层次与方向、背景亮度值、像素点所在区域的纹理复杂度等诸多因素，并依此确定视觉掩盖特性值，进而根据视觉掩盖特性值自适应确定小波图像高频子带系数的扫描优先级，以完成嵌入编码，对比实验表明：文中算法在编解码速度、图像复原质量等方面优于EZW算法、形态结构表示法和选择系数扫描法。     

电子互感器采集器与合并单元通信新规约

数字化变电站中采集器与合并单元之间通信遵循IEC60044—7／8标准,分析IEC60044—7／8中采用的曼彻斯特传输码与CRC校验码。分别对当前光纤通信中使用最广泛的485B码与FT3帧格式中使用的曼彻斯特码、BCH纠错码与FT3帧格式中的CRC校验码进行对比,提出使用485B码代替曼彻斯特码、BCH码代替CRC校验码的新的传输方案,并对新方案进行仿真从而证明新方案的优越性。     

一种改进预测结构的多视点视频编码

多视点视频编码是视频编码的研究热点之一。针对联合多视点视频编码（Joint Multi-view Video Coding,JMVC）采用的分层B帧预测结构编码复杂度高,随机访问性能较差等缺点,提出了一种改进的预测结构。所提出的预测结构对B视点中以前一帧作为其时间参考的帧仅采用时间预测,对所有P视点的非关键帧均不进行视点间预测,有效地降低了计算复杂度,提高了随机访问性能。通过选取合适的I视点位置,以减少结构简化带来的编码效率损失。实验结果表明,与分层B帧预测结构相比,所提出的预测结构在保证编码效率损失不大的情况下,显著降低了平均编码时间。改进的预测结构也具有更好的随机访问性能。     

基于Agent和博弈分析的B2B协商系统模型研究

针对B2B电子商务在交易自动化和智能化方面的不足,提出了一种融合多Agent和鲁宾斯坦讨价还价博弈的B2B电子商务协商系统模型。在多Agent环境下,该系统可以降低网络的通信流量,提高交易效率,实现交易的自动化和智能化;鲁宾斯坦讨价还价博弈为协商系统提供了具体的协商策略。对B2B协商系统模型的协商流程、协商算法以及协商结果进行了讨论。     

1553B总线通信终端知识产权核的设计

为满足航天飞行器地面仿真设备使用的需求,设计了一种基于可编程逻辑门阵列(FPGA)的1553B总线通信终端知识产权(IP)核。在保证总线系统可靠性的前提下,采用自顶向下的设计方法与“双进程”编码方式,利用超高速硬件描述语言(VHDL)生成目标代码,使用ModelSim软件进行仿真,最后在实际设备中验证并应用。该IP核可配置在总线控制器、远程终端或总线监控器3种不同的工作模式下运行,易于集成入片上系统(SoC),对进一步应用1553B总线提供了更多的选择。     

提高1553B总线通信完整性的编码设计

针对总线指令不响应条件下1553B总线监控器不能正确划分相邻消息界面和总线消息传输误码检错能力不够高的1553总线通信完整性问题,提出并设计了改变指令字和状态字的同步头编码方式和增加消息垂直奇校验的编码方案,提升了总线消息监控和传输的通信完整性.定量分析表明满足高完整性通信要求的新编码1553B总线,其通信性能总体上也得到了提高.     

网格编码调制在无线信道下的应用

网格调制编码是将编码与调制相结合,利用信号集的冗余度来获取纠错能力.它通过增加系统设备复杂度解决了在不增加信道带宽、不降低有效信息传输速率的情况下获得明显的编码增益的问题,同时使系统的频带和功率利用率达到最佳.在无线信道下,对网格编码调制技术进行了研究,提出了基于无线信道的非对称调制信号集设计方案以及信号映射规则,进行了仿真.结果表明:在对称调制信号上,调制方式分别为4PSK和8PSK模式,编码器状态数增加相对于未编码时的BPSK和QPSK编码增益可以得到提高;非对称调制信号集相对于对称调制信号集可进一步改善编码增益.因此,网格编码技术可以在功率和频率受限的通信系统中得广泛的应用.