共查询到19条相似文献,搜索用时 78 毫秒
1.
处于光层网络的OTN,与电层的PDH,SDH网络一样,为保证信号传送质量,对抖动性能有相应的要求,文章主要介绍OTN的网络节点接口和设备接口的抖动性能要求,包括最大允许抖动,抖动转移特性和最小抖动容限,最后简单介绍OTN的抖动累积模型及其算法。 相似文献
2.
相位噪声和抖动是考量周期信号性能最常用的2个指标。介绍了相位噪声和抖动的概念,详细分析了两者之间的联系,设计了一个低抖动的标频时钟模块,测试结果表明均方根(RMS)周期抖动≤250 fs。 相似文献
3.
时钟抖动时是影响ADC性能指标的重要因素。本文首先给出了时钟抖动和相位噪声的定义,并分析了二者之间的换算关系;然后给出了时钟抖动对A/D变换器的影响;最后结合某工程中的实测数据验证了时钟抖动对A/D变换器性能的影响。 相似文献
4.
时钟的孔径抖动是影响ADC动态性能的重要因素。分析了时钟抖动对ADC动态性能的影响,并对时钟抖动与相位噪声的关系进行了论述,给出了时钟抖动与相位噪声之间的换算方法,对于正确选择ADC的采样时钟具有指导意义。 相似文献
5.
本文由光通信系统中定时抖动功率谱的一般表达式,分析比较了平方律(SL)和线性整流(LR)两种不同非线性电路(NLC)的抖动特性。 相似文献
6.
高速ADC的低抖动时钟设计 总被引:5,自引:0,他引:5
本文首先分析了采样时钟抖动对ADC信噪比性能的影响,然后指出产生时种抖动的原因,最后给出了两种实用的低抖动采样时钟产生方案:基于低相位噪声VCO(压控振荡器)的可变采样时钟的产生及基于极低相位噪声温度补偿晶振的非可变采样时钟的产生。 相似文献
7.
8.
9.
文章对光传送网(OTN)新的体系架构进行了建模,运用一种新的映射方式将客户信号适配到OTN模型中进行传送.通过对接收端时钟和理想时钟的对比,分析了新旧映射方式对OTN时钟性能产生的影响,证明了新映射方法具有对时钟性能影响更小的优点.此模型和所得结论可帮助光网络系统设计人员在系统设计前衡量和分析网络时钟的性能,以及预估各种映射方式对时钟性能的影响. 相似文献
10.
数字通信系统中,时钟抖动是影响通信质量的因素之一,在系统设计、设备研制、工程验收等各环节抖动指标是必须考虑的.本文介绍了通信中常用的抖动概念、分类、度量指标和测试方法,并对时钟设备抖动指标测试进行了描述.最后对抖动测试的发展方向进行了展望. 相似文献
11.
12.
13.
本文采用双延迟线和防错锁控制结构,结合对电荷泵等关键模块版图对称性的匹配控制,设计了一种针对(Time-to-Digital Converter,TDC)应用的宽动态锁定范围、低静态相位误差延迟锁相环(Delay-Locked Loop,DLL)电路.基于TSMC 0.35μm CMOS工艺,完成了电路的仿真和流片验证.测试结果表明,DLL频率锁定范围为40MHz-200MHz;静态相位误差161ps@125MHz;在无噪声输入的理想时钟驱动下,200MHz频率点下的峰-峰值抖动最大为85.3ps,均方根抖动最大为9.44ps,可满足亚纳秒级时间分辨的TDC应用需求. 相似文献
14.
对1.25Gbps应用于千兆以太网的低抖动串并并串转换接收器进行了设计,应用了带有频率辅助的双环时钟数据恢复电路,FLL扩大了时钟数据恢复电路的捕捉范围。基于三态结构的鉴频鉴相从1.25Gbps非归零数据流中提取时钟信息,驱动一个三级的电流注入环形振荡器产生1.25GHz的低抖动时钟。从低抖动考虑引入了均衡器。该串并并串转换接收器采用TSMC0.35μm2P3M3.3V/5V混合信号CMOS技术工艺。测试结果表明了输出并行数据有较好的低抖动性能:1σ随机抖动(RJ)为7.3ps,全部抖动(TJ)为58mUI。 相似文献
15.
主要介绍数字包封技术中光传输模块的映射和复用结构、光通道数据单元的时分复用方案以及该方案的技术实现方法。 相似文献
16.
17.
18.
19.
面向多业务的OTN演进 总被引:1,自引:0,他引:1
从介绍多业务承载驱动OTN演进入手,介绍了OTN标准的演进历程,阐述了OTN演进的关键技术(包括OTN架构、通用映射规程、多业务承载),最后展望了OTN技术未来的发展趋势。 相似文献