基于斩波技术的CMOS运算放大器失调电压的消除设计

实现传感器系统的高分辨率,要求其内部运算放大器具有低失调电压和低噪声的性能,为此介绍了一种可减少运算放大器的失调电压和低频噪声的斩波技术,并基于该技术进行温度传感器中CMOS运算放大电路失调电压的消除设计,最后通过SPICE仿真分析来权衡电路各参数的设定。     

一种轨至轨CMOS运算放大器的设计

采用华虹NEC0．35μml P2M工艺，设计了一种利用比例电流镜控制的恒跨导R2R输入级及AB类控制输出级的运放结构。仿真结果表明，在2．5V共模输入电压，10pF负载电容和1M负载电阻并联时取得了56dB开环电压增益，60°相位裕度和2．4MHz的单位增益带宽。     

一种CMOS电流型运算放大器

本文描述一种全差动输入、差动输出的电流型运算放大器（ＣＯＡ）。该放大器采用三个第二代电流转换器（ＣＣＩＩ）作为基本单元部件。在全对称电流型反馈放大器中能提供恒定的增益－带宽乘积或者在互阻抗反馈放大器中提供恒定带宽。该放大器的增益－带宽乘积为３ＭＨｚ，失调电流为０．８μＡ（信号范围±７００μＡ），理论上转换速率极大。此放大器采用２．４μｍ标准ＣＭＯＳ工艺实现。     

一种高性能CMOS运算放大器的设计

采用Chartered0.35μm工艺,设计了一种开环增益为84dB,-3dB带宽达12kHz,转换速率为400V/μs,相位裕度为60°的高性能运算放大器。其中,通过两级放大器级联的套筒式运放结构的设计,解决了高增益和大输出摆幅的需要;同时,采用带隙电流源作偏置电路,保证了运算放大器的设计精度。     

CMOS运算放大器和电压比较器

ＣＭＯＳ运算放大器和电压比较器曾庆贵根据被处理信号的性质，集成电路有数字集成电路和模拟集成电路之分。数字集成电路又称逻辑电路，是指能够对数字信号进行算术或逻辑运算的电路，如门电路、触发器、计数器和寄存器等；而模拟集成电路是对模拟信号（即连续变化的信号...     

消除高速运算放大器AD827的失调电压

ＡＤ８２７高速运放的基础设计的高速,高精度,低漂移,宽频带偏转放大器,其开环增益优于１３０ｄｂ。本文给出偏转放大器的框图和输入输出关系,以及消除失调电压的相关计算。     

共源共栅CMOS运算放大器的分析与设计

本文描述了一个共源共栅差分输入级、电流镜偏置输出级结构的两级CMOS运放,它对常规运放的电源电压抑制比、增益、输出驱动能力、噪声、失调等有显著的改善。文中对运放的工作原理及设计技术等进行了详细的叙述,并采用标准CMOS工艺进行了投片试制和采用SPICE进行了电路模拟。结果令人满意,达到了设计指标,证明了设计理论的正确性。该运放已成功地应用于开关电容滤波器芯片的制造。     

低电压低功耗CMOS电流反馈运算放大器的设计

设计了一种低压低功耗的电流反馈运算放大器(CFOA),采用了0.18μm CMOS工艺,工作在0.9 V的电源电压下,并给出了Spectre仿真结果,功耗为245μW。输入采用了轨对轨的结构以提高输入电压摆幅,输出采用互补输出结构,使输出工作在甲乙类状态,以降低电路的功耗。     

高增益0.6μm CMOS运算放大器

本文介绍了采用CSMC 0.6μm CMOS工艺设计的两级放大结构的高增益运算放大器电路。用Hspice软件对电路进行了仿真,绘制了版图并给出了测试方案。仿真结果表明,在-40℃~120℃的温度范围内,电路能够将输入信号放大5000倍以上。电路采用+5V或者3.3V单电源供电,芯片面积为1070μm×640μm。测试结果表明,该运算放大器工作电流小于2mA,增益72dB。     

低压CMOS满幅度恒定增益运算放大器设计

运用负反馈控制输入共模电平,实现了电源电压仅为0.9 V的满幅度运算放大器。采用TSMC 0.35μm CMOS工艺参数HSPICE模拟结果显示,在满幅度共模电平下,运放的平均直流电压增益为66.4 dB(10 pF电容负载),增益波动仅为0.01%,平均单位增益带宽为1.88 MHz,平均相位裕度52°,平均静态功耗仅为135μW。     

一种输入输出轨到轨CMOS运算放大器的设计

随着电源电压的日益降低,信号幅度不断减小,在噪声保持不变的情况下,信噪比也会相应地减小。为了在低电源电压下获得高的信噪比,需提高信号幅度,而输入输出轨到轨运算放大器可获得与电源电压轨相当的信号幅度。中文在理论分析了输入输出轨到轨CMOS运算放大器主要架构优缺点后,给出了一种新的输入输出轨到轨CMOS运算放大器的设计,该电路在华润上华0.18 μm工艺平台上流片验证。测试结果表明,输入范围从0到电源电压,输出范围从50 mV到电源电压减去50 mV,实现了输入输出轨到轨的目标。     

低功耗轨至轨CMOS运算放大器设计

设计了一个1.5 V低功耗轨至轨CMOS运算放大器。电路设计中为了使输入共模电压范围达到轨至轨性能,采用了NMOS管和PMOS管并联的互补差动对输入结构,并采用成比例的电流镜技术实现了输入级跨导的恒定。在中间增益级设计中,采用了适合在低压工作的低压宽摆幅共源共栅结构;在输出级设计时,为了提高效率,采用了简单的推挽共源级放大器作为输出级,使得输出电压摆幅基本上达到了轨至轨。当接100 pF电容负载和1 kΩ电阻负载时,运放的静态功耗只有290μW,直流开环增益约为76 dB,相位裕度约为69°,单位增益带宽约为1 MHz。     

一种低噪声轨对轨输入CMOS运算放大器的设计

提出一种新颖的运算放大器电路结构,该电路基于同沟道MOSFET轨对轨输入设计技术,采用弱反型动态阈值MOS(DTMOS)晶体管作为输入差动对同时获得了很好的噪声性能和轨对轨输入共模范围.这些性能的获得仅仅是以增加很小的电路复杂性为代价的,而且没有增加静态功耗.该电路采用0.18μm CMOS工艺设计,仿真结果表明,在1.8V的电源电压下提供78dB的直流开环增益和38kHz的-3dB带宽,输入参考噪声电压大约5.4nV/(Hz)～(1/2).整个输入共模范围内,跨导基本恒定,浮动误差小于5%.     

低电压高增益带宽CMOS折叠式共源共栅运算放大器设计

本文基于SIMC 0．18μm CMOS工艺模型参数,设计了一种低电压高单位增益带宽CMOS折叠式共源共栅运算放大器。该电路具有相对高的单位增益带宽,并具有开关电容共模反馈电路（CMFB）稳定性好、对运放频率特性影响小的优点,Hspice仿真结果表明,在1．8V电压下,运算放大器的直流开环增益为62．1dB,单位增益带宽达到920MHz。     

一种低压、恒增益Rail-to-rail运算放大器的设计

文章设计了一种低压、恒定增益、Rail-to-rail的CMOS运算放大器。该放大器采用直接交迭工作区的互补并联输入对作为输入级,在2V单电源下,负载电容为25pF时,静态功耗为0.9mW,直流开环增益、单位增益带宽、相位裕度分别为74dB、2.7MHz、60°。     

高性能Rail-to-Rail恒定跨导CMOS运算放大器

基于UMC的0.6μm BCD 2P2M工艺,探讨了一种高性能Rail-to-Rail恒定跨导CMOS运算放大器.该运算放大器的输入级采用互补差分对,其尾电流由共模输入信号来控制,以此来保证输入级的总跨导在整个共模范围内保持恒定.输出级采用ClassAB类控制电路,并且将其嵌入到求和电路中,以此减少控制电路电流源引起的噪声和失调.为了优化运算放大器低频增益、频率补偿、功耗及谐波失真,求和电路采用了浮动电流源来偏置.该运算放大器采用米勒补偿实现了18MHz的带宽,低频增益约为110dB,Rail-to-Rail引起的跨导变化约为15%,功耗约为10mW.     

1.5-V轨道-轨道CMOS运算放大器设计

本文介绍了一种1．5-V轨道-轨道CMOS运算放大器，该放大器采用了一种新颖的电流折叠共源共栅电路作增益级，使用一种电流跨导器作输入级，获得了低电源条件下的高电压增益和宽频带响应。在25-pF的负载电容下，它的静态功耗只有100μW，直流开环增益，单位增益带宽和相位裕度分别达到72dB，1．82-MHz和58度。     

低电压满电源幅度CMOS运算放大器设计

回顾了在标准 CMOS工艺下 ,满幅度运放设计的各个发展阶段 ,结合笔者实际设计和测试的相关电路 ,较为详细地评述了它们的设计方法和各自的优缺点 ,着重阐述了低工作电压设计思想和如何做到输入级跨导的满幅度范围内恒定 ,使读者清楚了解该类运放的各自特点和发展趋势 ,为数模混合设计和系统级集成设计中采用何种运放结构提供了参考。在此基础上 ,提出了一种共模偏置电压具有严格的对称性能的新型满电源幅度运算放大器结构。