事务级验证的设计方法

事务级验证是基于仿真的验证方法的发展趋势,与传统验证方法比较,事务级验证具有更高的抽象层次,对于功能验证具有更强的针对性和验证效率,本文对事务级验证方法进行了简要介绍,说明了事务级验证的实现方法.     

验证重用中的监视器设计

现代集成电路设计面临着一个困境，一方面是电路设计规模和复杂度的日益增加，另一方面则又面临着来自面市时间的巨大压力。在中等或大规模设计中验证工作往往占总开发工作量的70％以上，缩短验证时间可以有效提高设计的效率。采用基于事务的监视器搭建模块化验证平台，是实现缩短验证时间的有效手段。文中讨论了基于事务的监视器的基本工作原理和设计方法，并介绍了一个具体实例——总线监视器的设计。     

基于SPARC V8的事务级SoC验证平台设计

针对片上系统SoC架构设计和嵌入式软件开发的需求,采用事务级建模方法使用SystemC完成了基于SPARC V8的事务级SoC验证平台的设计.为降低设计复杂度和提高仿真速度,基于解释-执行技术完成SPARC V8处理器指令精确事务级模型建模,并利用SystemC中的分层通道机制完成AMAB总线、中断控制器、UART、定时器等设备的事务级建模.完成事务级SoC验证平台的构建后,使用测试基准程序组Mibench对该验证平台的功能和仿真速度进行了验证.仿真结果证明了其功能正确,并且仿真速度相对于RTL SoC验证平台有大幅度的提高.     

基于事务的功能验证方法

功能验证是百万门级IC设计中的一个重要瓶颈。基于事务的验证方法把验证工作提高到一个更高的抽象层次,减少了验证中对信号级时序细节的考虑,更注重于事务级行为的验证,并可提高验证代码编写的重用性,有利于提高验证的工作效率。介绍这种功能验证方法及其测试平台的建立。     

基于SCE-MI标准的事务级SoC协同仿效平台设计

讨论并介绍了基于事务的验证方法和SCE-MI标准,提出了一种基于SCE-MI标准的层次化事务级SoC协同仿效平台架构,并给出了该平台的具体实现方案;给出了一个基于该平台搭建的SoC验证环境实例及部分相关实验结果。     

基于事务的RVM随机向量产生器在SOC验证中的应用

在搭建层次化验证平台时,产生器是一个重要的模块,它能否根据需要产生随机向量直接关系到测试平台的可靠性.传统的激励产生方法由于是用人工生成的,效率低且性能也不令人满意,已经不能满足当前大规模芯片验证的需求.介绍了一种基于事务的随机向量产生器,它把基于事务的验证策略和随机向量产生器结合起来,通过产生受限的随机数据,提高了激励的覆盖率.与传统的向量产生方法相比,基于事务的随机向量产生器能够使验证平台更可靠,同时减轻了验证工程师的工作,加快了芯片上市的时间.     

基本电子电路

TN7 2004020545荃于事务形式验证(TBFV)及8051的TBFV模型/王彬,林争辉(上海交通大学)11上海交大学报一2 003,37(10)一1574一1577提出了一种基于事务的形式验证方法(TBFV),为待验证的系统构造功能验证模型,每个模型包括指令序列、输入变量、输出变量、输出函数、输出判定函数.这些可用Kripke结构来描述.这些功能验证模型实现了特定的事务,从而可以将一般的验证要求映射为具体的实现属性.这样,验证者无需了解设计的细节,可在较高层次上对系统行为进行验证.为了证明该方.法的效率,分别用该方法和传统的形式验证方法验证了8051的RrL实现.…     

基于事务级的SOC软硬件协同验证系统的设计与实现

本文提出了一种使用FPGA作为硬件加速器,并且在FPGA与计算机之间建立了软硬件同步的基础上,实现了一种基于事务级的验证系统.该系统完全兼容SCE-MI标准.通过实验表明该系统适用于数模混合SOC系统的验证.1、引言在对系统验证方法研究的过程中,人们希望能够得到像模块验证一样的时钟精度,同时系统验证时间又希望很短.事务...     

基于TL2软件事务内存的并发程序的精化验证

软件事务内存并发机制将对共享存储复杂的同步访问控制转嫁给底层系统开发者,从而大大减轻高层程序员开发并发程序的负担。TL2是一个经典的基于锁的高性能软件事务内存算法。本文以一个TL2读写事务的底层具体实现为验证目标,首先采用并发程序间的精化关系来刻画基于TL2的底层细粒度并发程序是某个具体的高层抽象原子事务代码块的正确实现,然后通过基于依赖保证的并发程序模拟技术证明两个程序间具有精化关系,完成读写事务的底层实现在代码级的验证并总结TL2算法满足的不变式,为完成TL2算法在代码级的完整验证奠定基础。     

PCI Express总线事务层IP核设计及实现

介绍了第三代输入输出总线PCI Express的事务层组成结构与功能,自顶向下对事务层进行了系统级设计,运用硬件描述语言Verilog HDL对其实现.使用Synopsys VCS进行功能仿真,得出了仿真波形,验证了该设计的正确性,符合PCI Express事务层协议.     

总线事务级验证模型仿真性能研究

系统芯片的功能验证一直是芯片设计中最具挑战性的部分。基于事务的验证方法学被用来解决功能验证中的困难。该方法学通过提高验证的抽象层次来降低验证复杂度。但同时也对使用该方法学构建的验证平台组件可重用性有了更高的要求。其中总线功能模型可以在验证中模拟设计中的其他模块,是构建验证平台的重要组件。本文在方法学的基础上,讨论了两种类型的总线功能模型,并给出了verilog硬件描述语言的实现模型,最后通过实验比较了两种总线功能模型的仿真性能。     

Transaction-level modeling for architectural and power analysis of PowerPC and CoreConnect-based systems

Transaction-Level models have emerged as an efficient way of modeling systems-on-chip, with acceptable simulation speed and modeling accuracy. Nevertheless, the high complexity of current architectures and bus protocols make it very challenging to develop and verify such models. This paper presents the transaction-level models developed at IBM for PowerPC and CoreConnect-based systems. These models can be simulated in a SystemC environment for functional verification and power estimation. Detailed transaction-based power models were developed. Comparisons between the simulated models and real hardware resulted in errors below 15% in timing accuracy, and below 11% in power estimation compared against gate-level power. These results demonstrate the efficiency of our transaction-level models for early analysis and design space exploration.     

CPU验证平台的研究与实现

针对CPU设计的特点,建立完善的验证平台对CPU的验证至关重要。介绍了CPU验证平台一般形式和特点,提出了面向高性能CPU功能验证的全芯片验证平台的结构和构造方法,阐述了基于硬件加速器的CPU验证平台的实现。该验证平台已成功验证了自主设计的CPU的正确性和兼容性。     

一种可信网络模型的构建方法

当前孤立、单一和附加的网络安全系统已经不能满足客观需求。在分析已有研究的基础上,提出了通过一种基于集成可信身份识别和访问管理方法的安全可信网络框架。该框架提供了一种灵活建模和描述数字用户身份的机制,支持基于事务的隐私保护和个人数据获取,以及灵活的第三方问责机制与端到端的安全交流,并搭建了基于异构无线网络环境的移动数据服务网络平台,进行效果验证分析,实验结果证明了算法的有效性。     

一种数模混合SoC的系统级后仿真验证平台

针对传统大规模数模混合SoC后仿真验证过慢的问题,提出了一种数模混合SoC系统级后仿真验证平台。该平台充分利用主流EDA工具,在传统Verilog-cdl后仿真验证平台的基础上,将原本网表中耗时长的模块用Verilog模型替换,使用Verilog-cdl-Verilog仿真方法,明显加快了仿真速度。从验证环境搭建、系统脚本设计、仿真接口设计三个方面详述了仿真平台的设计流程,并通过指令集功能的仿真实现,证明了平台的可行性和可靠性。该验证平台有助于缩短大规模数模混合SoC的开发周期。     

基于FPGA的无线传感器网络SoC验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。针对8位无线传感器网络SoC的设计要求,提出了一种高度集成化的FPGA功能验证平台。描述了以FPGA为核心的SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。该验证平台结构简单,扩展灵活,提高了功能验证的效率和自动程度,缩短了开发周期,保证了SOC设计的可靠性。     

基于UVM的PCI Express总线控制器验证平台

针对高速外设部件互连(Peripheral Component Interconnect Express,PCIe)总线控制器数据格式复杂、链路状态繁多的特点,提出了基于System Verilog语言的通用验证方法学(Universal Verification Methodology,UVM)验证平台。相较于传统定向验证方法,该验证平台中的验证用例使用受约束的随机方式对PCIe模块进行充分验证,能自动进行结果比对,并在回归测试中自动收集覆盖率数据。结果表明,该验证平台可以快速定位设计缺陷,在兼顾较好的可重用性和可配置性的同时,实现覆盖率验证目标,大大提高验证效率。     

基于UVM验证方法学的存储转发系统验证

针对存储转发系统数据随机性、不同接口之间时序异步的特点,提出了不同于典型平台的事物级数据结构和参考模型设计,构建基于System Verilog语言的通用验证方法学(UVM)的验证平台。验证结果表明,此验证平台能够灵活控制随机约束和验证进程,优化验证事务。该平台提高了验证的效率和验证平台的可重用性,较好地满足了超大规模可编程逻辑器件验证需要。     

高性能验证平台设计与搭建

随着集成电路设计的复杂度越来越高,系统验证的难度也在不断地提高.为了能更有效地完成验证工作,需要采用先进的验证方法来构建高性能验证平台.本文介绍的项目中,采用了多种先进验证技术,使用RVM分层结构,混合验证语言,集成多种验证IP,构建了一个存储系统的高效验证平台,探索了复杂系统验证平台设计与搭建之路.