直接数字式频率合成DDS综述

直接数字式频率合成（Direct Digital Synthesizer, 编写DDS）是近年来出现的一种频率合成的新方法，由于采用了全数字化技术，它具有分辨力高和快速换频的突出优点，在仪表、雷达、扩频通信等方面得到了广泛的应用，由于器件原因，还存在一些缺陷、有待改进。本文介绍了DDS的原理，分类及改进方案；对DDS的目前水平作了分析，具体介绍了一些集成产品以及应用，随着高速数字器的进一步发展，加上各种组合方案的优化设计，将会得到高速、低功耗，低价格的频率合成器。     

一种高精度直接数字式频率源的设计

直接数字频率合成(DDS)是近年来发展非常迅速的一种新型频率合成技术，它具有频率分辨率高、相位噪声低、频率切换时间短等特点。首先简要介绍DDS的工作原理及其性能，然后阐述如何利用AD9851芯片设计一个高精度直接数字式合成频率源。     

直接数字式频率合成器的原理与设计

本文介绍了直接数字式频率合成器(DDFS)的一般原理,提出了一个改进方案,并用改进方案设计了一个频率范围为0.01Hz～30kHz,频率间隔为0.01Hz,具有晶体振荡器频率标准稳定度的正弦/余弦信号发生器。     

数字频率合成技术原理及其实际应用

本文结合实际工作,简单介绍了数字频率合成技术原理,并着重介绍了数字频率合成技术在电视发射机中的实际应用。     

直接数字式信号合成中的波形设计与频谱分析

在分析了直接数字式信号合成系统中波形存储器输出序列的离散傅里叶变换(DFT)与合成信号的频谱之间关系的基础上,给出几种基于原输出序列设计的波形序列,推导出关于它们DFT的几个重要结论,并用MAT-LAB程序对结论进行了验证。根据结论,在利用波形存储器中限定数据进行信号合成时,通过波形设计可提高合成信号的频率分辨率或按一定规律调整合成信号的频谱。     

直接数字式频率合成器的工程设计

本文从工程设计的角度出发,给出了直接数字式频率合成器各组成部分的设计原则,并介绍了一种采用AD7008芯片实现的直接数字式频率合成器。     

一种宽频带低功耗的数字式微波频率合成器

本文介绍的数字式微波频率合成器,采用直接分频锁相方式,使压控振荡器和分频器直接工作在微波频段。其突出特点是输出频率范围宽(750～950MHz),频率稳定度高(-25℃～+50℃内,优于1×10~(-5)),功耗低(<0.7W),电路简洁,体积小。本文主要介绍该微波频率合成器系统方案设计、工作原理及有关电路和测试结果。     

正弦波锁相环频率合成电路

锁相环频率合成器一般由鉴相器、环路滤波器及压控振荡器组成,通常合成方波信号,而在实际应用中往往需要高质量的正弦波,为此需将方波信号变换成正弦波信号。其变换方法主要有ＬＣ无源带通滤波技术和加权式正弦波合成技术,但这两种方法技术复杂,成本偏高。为此本文介...     

一种基于DDS的S波段频率源设计

基于正交调制上变频原理 ,采用AD8346正交调制芯片和DDS芯片AD985 4 ,给出了一种基于DDS的S波段频率源设计方案     

基于CPLD控制的DDS数字频率合成器设计

介绍了ADI公司新一代DDS芯片AD9952和XILINX公司新一代CPLD产品XC2C128的主要性能，提出了用XC2C128作控制电路，由AD9952构成宽带、低相噪、低功耗数字合成频率源的设计方案，同时对如何提高DDS频谱纯度进行了探讨，给出了超宽带应用电路解决方案。     

基于锁相环的频率合成电路设计

介绍了锁相环及其频率合成的基本原理,在此基础上,给出了集成锁相环电路CD4046的使用方法,并用该器件设计了频率合成电路。基本实验表明,此电路可以产生频率范围和间隔可变的高稳定度的精确离散信号,具有很大的实用价值。     

基于数字锁相环的宽带频率源设计

介绍了数字锁相环路的基本原理,分析了集成锁相环芯片ADF4107的性能,采用其设计出一种具有多个频道的宽带频率合成器,它具有结构简单、稳定性好、精度高、易实现等特点。     

基于数字锁相环的温控变频电路设计

CC4046集成电路锁相环采用RC型压控振荡器,外接RC作为充放电元件,电路简单、成本低廉、实用价值大,可广泛应用于广播电视系统,各种通信系统,以及频率合成,自动控制及时钟同步等技术领域。利用数字集成锁相环组成温控变频电路可以克服常见温控系统可靠性低、抗干扰能力差的缺点,为温度的精确测量及需要进行温度检测控制的设备提供了一种可行的电路设计方案。     

直接数字频率合成信号发生器的设计

简要介绍了基于现场可编程门阵列(FPGA)及直接频率合成信号发生器(DDS)技术的信号发生器设计和实现.该设计采用CycloneⅡ系列器件EP2C8Q208C8实现DDS波形产生电路、D/A转换器控制及与ARM接口等功能,用先进精简指令单片机(ARM) STM32F103进行频率控制字、相位控制字,频率输出显示等控制.由于FPGA的晶振是50 MHz,经过增强型锁相环(PLL)后采样频率可达到250 MHz,通过14位400MSPS的高速数模转换器(DAC)和7阶椭圆低通滤波器,最终输出的正弦波最大频率可达到70 MHz.     

频率合成器环路滤波器的设计

介绍由集成锁相芯片PE3236和集成锁相芯片ADF4107组成的单环锁相环常用的环路滤波器。根据环路滤波器传递函数以及单环锁相系统的传递函数,计算出环路滤波器的各个参数,并介绍了环路带宽的选择。通过实例介绍了环路参数的选择与计算,并且根据伯德准则来判定环路是否稳定。     

一种新型扇形环状频率选择表面的设计

通过在矩形环为基本单元结构的基础之上设计了一种新型双频双极化低通高阻型频率选择表面（Frequency Selective Surface,FSS）。此结构将普通矩形环的每条边顺时针延长,再沿贴片的四周开槽矩形孔径后两边加载介质板的多层结构,实现了Ka波段带通、W波段带阻的空间滤波特性。经过电磁仿真软件HFSS的仿真与优化,所设计的新型扇形环状FSS结构在35GHz谐振频率处,插损为0.02dB,-0.5dB通带衰减带宽为5.85GHz;在94GHz谐振频率处,反射系数为-54.57dB,-20dB阻带带宽为4.29GHz,且在入射角0°~30°范围内具有良好的极化稳定性和角度不敏感性。     

用于频率综合器的延迟锁相环的设计

设计了一种宽频率锁定范围、倍频数可编程的延迟锁相环。它引入了条件振荡控制电路,使该电路在保持DLL一阶系统和低抖动性能优势的基础上吸收了PLL倍频数可编程的优点;同时,该电路结合了设置延迟初始值和采用新型鉴相器两种宽频技术,具有宽频率工作范围。该延迟锁相环用SMIC 0.18μm 1.8 V CMOS工艺实现,锁定范围为1.56~100 MHz,可供选择的倍频数为1~16,输出频率范围从20 MHz到100 MHz。在输入最小频率、最大倍频数下,仿真的功耗约为9 mW,抖动约为92 ps。     

一种可程控宽变频数字锁相环频率合成器

介绍了一种通信集成数字锁相环电路设计的可程控宽变频的低频数字锁相环频率合成器。它具有电路简单、成本低、可程控和频率输出可灵活配置等特点,可作为一般智能化仪器的低频信号源。     

数字Costas锁相环的设计与仿真

接收机本地载波跟踪与恢复是基于软件无线电原理进行数字信号相干解调的前提，本文从Costas锁相环原理出发，提出了数字域实现载波跟踪与恢复的设计方法，给出了详细的设计，并根据理论分析进行了系统仿真。