界面电荷位置对短沟道pMOS器件阈值电压的影响

通过二维数值模拟的方法,研究了短沟道器件中不同位置的界面电荷对pMOS器件阈值电压的影响。把pMOS器件栅氧化层等分成不同的区域,随即可以在不同的区域设置不同的界面电荷,从而很好地模拟了器件界面电荷处于不同位置时阈值电压漂移的变化情况,并同时考虑了不同漏极偏置的影响;为了探究其变化机制,还提取和比较了一些特殊情况下器件的表面势。这些研究有助于明确器件哪些位置的界面电荷对阈值电压漂移影响更大,这对深刻理解带漏极偏置的负偏压温度不稳定性效应有一定的帮助和促进。     

深亚微米pMOS器件的HCI和NBTI耦合效应与物理机制

研究了深亚微米pMOS器件的热载流子注入(hot-carrier injection,HCI)和负偏压温度不稳定效应(negativebias temperature instability,NBTI)的耦合效应和物理机制.器件在室温下的损伤特性由HCI效应来控制.高温条件下,器件受到HCI和NBTI效应的共同作用,二者的混合效应表现为NBTI不断增强的HCI效应.在HCI条件下器件的阈值电压漂移依赖沟道长度,而NBTI效应中器件的阈值电压漂移与沟道长度无关,给出了分解HCI和NBTI耦合效应的方法.     

深亚微米pMOS器件的HCI和NBTI耦合效应与物理机制

研究了深亚微米pMOS器件的热载流子注入(hot-carrier injection,HCI)和负偏压温度不稳定效应(negative bias temperature instability,NBTI)的耦合效应和物理机制. 器件在室温下的损伤特性由HCI效应来控制. 高温条件下，器件受到HCI和NBTI效应的共同作用，二者的混合效应表现为NBTI不断增强的HCI效应. 在HCI条件下器件的阈值电压漂移依赖沟道长度，而NBTI效应中器件的阈值电压漂移与沟道长度无关，给出了分解HCI和NBTI耦合效应的方法.     

pMOS器件NBTI效应随着器件参数变化规律的一种模型

器件的负偏压温度不稳定性(Negative bias temperature instability,NBTI)退化依赖于栅氧化层中电场的大小和强反型时沟道空穴浓度,沟道掺杂浓度的不同显然会引起栅氧化层电场的变化。栅氧化层的厚度不仅影响栅氧化层电场,而且会影响沟道空穴浓度,因而,改变沟道掺杂浓度和栅氧化层厚度会引起NBTI退化的不同。首先利用pMOSFETS器件的能带图和NBTI的退化模型,推导出了器件NBTI随器件参数变化的公式,并修订了NBTI的数值模拟方法,然后分别利用理论计算和数值模拟的方法对不同器件参数、相同阈值电压的器件进行定量地计算和仿真,继而总结出一种分析器件NBTI退化的应用模型,可对集成电路和器件的可靠性设计提供指导。     

pMOS器件的热载流子注入和负偏压温度耦合效应

研究了在热载流子注入HCI(hotcarrier injection)和负偏温NBT(negative bias temperature)两种偏置条件下pMOS器件的可靠性．测量了pMOS器件应力前后的电流电压特性和典型的器件参数漂移，并与单独HCI和NBT应力下的特性进行了对比．在这两种应力偏置条件下，pMOS器件退化特性的测量结果显示高温NBT应力使得热载流子退化效应增强．由于栅氧化层中的固定正电荷引起正反馈的热载流子退化增强了漏端电场，使得器件特性严重退化．给出了NBT效应不断增强的HCI耦合效应的详细解释．     

pMOS器件的热载流子注入和负偏压温度耦合效应

研究了在热载流子注入HCI(hot-carrier injection)和负偏温NBT(negative bias temperature)两种偏置条件下pMOS器件的可靠性.测量了pMOS器件应力前后的电流电压特性和典型的器件参数漂移,并与单独HCI和NBT应力下的特性进行了对比.在这两种应力偏置条件下,pMOS器件退化特性的测量结果显示高温NBT应力使得热载流子退化效应增强.由于栅氧化层中的固定正电荷引起正反馈的热载流子退化增强了漏端电场,使得器件特性严重退化.给出了NBT效应不断增强的HCI耦合效应的详细解释.     

28 nm PMOS器件中Ge注入对NBTI可靠性的影响

研究了28 nm 多晶硅栅工艺中Ge注入对PMOS器件的负偏压温度不稳定性(NBTI)的影响。在N阱中注入Ge,制作了具有SiGe沟道的PMOS量子阱器件。针对不同栅氧厚度和不同应力条件的器件,采用动态测量方法测量了NBTI的退化情况,采用电荷泵方法测量了界面态的变化情况。实验结果表明,由于Ge的注入,PMOS器件中饱和漏电流的退化量降低了43%,同时应力过程中产生的界面态得到减少,有效提高了PMOS器件的NBTI可靠性。     

双向负阻器件的数值模拟

本文通过对双向负阻器件进行数值模拟，分析了其产生负阻的内部图象，模拟结果表明，高阻集电区厚度的减小或衬底杂质浓度的增加使负阻曲线的摆幅增大，而基区掺杂浓度的提高将使负阻曲线的峰值减小。     

纳米PMOSFET负偏压温度不稳定性测试方法

P型金属氧化物半导体场效应晶体管(PMOSFET)的负偏压温度不稳定性(NBTI)是制约纳米MOS器件在长寿命电子系统中应用的关键问题之一。为了准确地表征NBTI效应对器件参数的影响,分析了现有测试方法的特点,在此基础上改进了测试试验方法。利用该方法对90nm体硅工艺器件的NBTI效应进行了测试和分析,结果表明该方法能够很好地避免间断应力方法造成的参数快速恢复,获得更加准确的试验数据。     

Effect of Si capping layer on the interface quality and NBTI of high mobility channel Ge-on-Si pMOSFETs

The effects of a Si capping layer on the device characteristics and negative bias temperature instability (NBTI) reliability were investigated for Ge-on-Si pMOSFETs. A Ge pMOSFET with a Si cap shows a lower subthreshold slope (SS), higher transconductance (G_m) and enhanced drive current. In addition, lower threshold voltage shift and G_m,max degradation are observed during NBTI stress. The primary reason for these characteristics is attributed to the improved interface quality at the high-k dielectric/substrate interface. Charge pumping was used to verify the presence of lower density of states in Ge pMOSFETs with a Si cap.     

On the impact of the Si passivation layer thickness on the NBTI of nanoscaled Si0.45Ge0.55 pMOSFETs

The negative bias temperature instability (NBTI) of nanoscaled Si_0.45Ge_0.55 pFETs with different thicknesses of the Si passivation layer (cap) is studied. Individual discharge events are detected in the measured threshold voltage shift (ΔV_th) relaxation traces, with exponentially distributed step heights. The use of a thinner Si cap is shown to reduce both the average number of charge/discharge events and the average ΔV_th step height. To qualitatively explain the experimental observations, a simple model including a defect band in the dielectric is proposed.     

90nm pMOSFETs NBTI退化模型及相关机理

对90nm pMOSFETs在不同温度及栅压应力下的NBTI效应进行了研究,从而提出了90nm pMOSFETs NBTI退化对时间t、温度T及栅压应力Vg的模型.时间模型及温度模型与过去研究所提出的模型相似,但是关键参数有所改变.栅压应力模型遵循双对数关系,这与传统的单对数栅压应力模型不同.将较低的栅压应力也考虑在内时,双对数栅压应力模型较单对数栅压应力模型更为准确.     

90nm pMOSFETs NBTI退化模型及相关机理

对90nm pMOSFETs在不同温度及栅压应力下的NBTI效应进行了研究,从而提出了90nm pMOSFETs NBTI退化对时间t、温度T及栅压应力Vg的模型.时间模型及温度模型与过去研究所提出的模型相似,但是关键参数有所改变.栅压应力模型遵循双对数关系,这与传统的单对数栅压应力模型不同.将较低的栅压应力也考虑在内时,双对数栅压应力模型较单对数栅压应力模型更为准确.     

深亚微米p+栅pMOSFET中NBTI效应及氮在其中的作用

研究了p+栅pMOSFET中的NBTI效应．通过实验分析了NBTI应力后器件特性及典型参数的退化，研究了氮化栅氧中氮对NBTI效应的作用，并给出了栅氧中的氮对NBTI效应影响的可能机制，即栅氧中氮形成的Si—N键不易被分解，但栅氧中的氮提供了H＋的陷阱中心，导致NBTI效应中氧化层正固定电荷的增加，其总体效果表现为氮对NBTI效应退化影响的增加．     

NBTI related time-dependent variability of mobility and threshold voltage in pMOSFETs and their impact on circuit performance

Threshold voltage (V_T) and mobility (μ) shifts due to process related variability and Negative Bias Temperature Instability are experimentally characterized in pMOSFETs. A simulation technique to include the time-dependent variabilities of V_T and μ in circuit simulators is presented and used to evaluate their effects on CMOS inverters performance. The results show that mobility degradation under NBTI stresses could have to be considered for the evaluation of the circuit performance after device aging.     

NBTI的研究进展和改善途径

本文首先介绍了发生于PMOSFET器件上的NBTI（负偏压温度不稳定性）的基本理论,介绍了NBTI的两种衰退机理（反应-扩散模型和电荷俘获-脱离模型）,指出它们各自的适用范围,并针对新的NBTI测试方法的采用,探讨了对可靠性性能估计的影响。最后总结了遏制NBTI效应的研究成果。     

边缘注入对H型栅SOI pMOSFETs亚阈值泄漏电流的影响

就不同边缘注入剂量对H型栅SOI pMOSFETs亚阈值泄漏电流的影响进行了研究。实验结果表明不足的边缘注入将会产生边缘背栅寄生晶体管,并且在高的背栅压下会产生明显的泄漏电流。分析表明尽管H型栅结构的器件在源和漏之间没有直接的边缘泄漏通路,但是在有源扩展区部分,由于LOCOS技术引起的硅膜减薄和剂量损失仍就促使了边缘背栅阈值电压的降低。     

NBTI degradation in STI-based LDMOSFETs

NBTI degradation in STI-based LDMOSFETs has been investigated by multi-region DCIV spectroscopy (MR-DCIV), a non-destructive and sensitive method to probe the interface states on channel, accumulation and STI region. A unified MR-DCIV current model was proposed based on its independency to the forward bias and temperature. Under the same negative gate stress condition, MR-DCIV current degradation was compared for nLDMOSFET and pLDMOSFET. Much larger MR-DCIV current shift was observed at channel and accumulation region with thin gate oxide thickness, indicating interface states generation at related regions. Our results show that more significant degradation for multi-finger device was consistent with NBTI degradation mechanism. High voltage device design with thermal management consideration is of crucial importance to guaranteeing the device performance and reliability.     

超深亚微米P+栅PMOSFET中NBTI效应及其机理研究

本文深入研究了P⁺栅PMOSFET中的NBTI效应,首先通过实验分析了NBTI应力后器件特性及典型参数的退化,基于这些实验结果提出了一种可能的NBTI效应发生机制:即由水分子参与的Si-SiO₂界面处的电化学反应.最后从工艺的角度给出了减小和抑制NBTI效应的方法.