H.263视频编码算法原理及DSP实现

介绍ITU-T H.263视频编码器在德州仪器（Texas Instruments)公司新一代数字信号处理芯片IMS320C6000上的实时实现技术。编程实现了H.263标准的主要内容及H.263 中提出的新的编码技术，重点讨论了H.263编码在TMS320C6711 DSP上的优化和实现。     

TMS320C5510在视频编码中的应用

甚低码率视频编码标准H .2 63需要实时运算 ,由于DSP芯片具有高速运算、接口灵活、可编程等特点 ,文章介绍了以TI公司的高性能DSP芯片TMS32 0C5 5 10为平台 ,实现视频编解码的方法。     

DSP实现H263协议图像压缩编码

根据DSP的特点进行选型,选择了TMS320C6000系列的芯片作为图像压缩的硬件处理平台。利用CCS2．0仿真开发环境,对系统的软件进行了设计和仿真,实现了主要的编码运算和码率控制,并且利用DSP自带函数,根据图像压缩的特点进行了代码的优化,给出了软件总体流程和主要算法的框图,为代码的移植准备了条件。在硬件方面以DSP为核心处理器,设计发了基于DSP的图像处理平台,详细绘出原理电路图。最后将软件代码移植到硬件平台,并且进行了高压缩比的图像编码。探讨了基于DSP实现H263压缩编码的问题,指出了未来努力的方向。     

基于TMS320C80 DSP的H.263编解码系统

本文提出了使用单片TMS320C80通用DSP实现H.263实时视频编解码器的硬件方案.本方案实现了低码率H.263编解码系统,实验证明,它能够在20kbps下完成8fps全双工实时H263编解码.     

基于TMS320C6205 DSP的H.263编码器实现方案

介绍了ITU－T低速率视频编码标准H．263，提出了针对H．263算法的优化手段，给出了系统的参数、性能以及资源占用状况。     

基于DSP的H.263视频压缩处理信息存取策略研究

结合Ti公司的TMS320C6711DSP的结构特点和ITU-TH．263视频压缩标准的实时性要求，研究了H．263视频压缩编码程序和数据的存取策略，提出实现方案。     

嵌入高速DSP器件TMS 320 C6201的微光视频数字图像处理系统

介绍了一种嵌入高速DSP（数字信号处理器）器件TMS320C6201的微光视频数字图像处理系统的应用。主要功能单元，技术特点等，并比较了它与其他种类的图像处理器以及高速DSP板卡的区别。     

H.263编码在TMS320C6201上的内存优化和Huffman码表的结构优化

采用TI公司的TMS320C6201评估板来实现H.263编码，结合评估板和C6201DSP的内存特点，在内存安排上做了优化配置，将运算复杂密集的程序代码和经常被访问的数据放入片内，并改进了Huffman码表的结构，采用合适的查找算法，使之适合于C6201的内存配置。     

数字信号处理器第五讲G.729A语音编码TMS320VC5416 DSP实时实现

IC技术讲座是本刊2005年全新推出的技术类栏目。为了让工程师在设计开发中完善和拓展基础理论与系统知识，丰富应用经验，《世界电子元器件》和中电网联合清华大学等知名院校共同创办了这个栏目，特约知名学者、教授以及著名半导体公司的应用工程师撰写，以系列讲座的方式对热点IC技术进行全面而系统的介绍，涵盖最新技术要点。最先开设的讲座将围绕三大课题：DSP、FPGA和嵌入式系统，每个课题都将连载6期。     

基于TM1100 的 H.263视频编码实现及其优化

以前视频编码由于其巨大的运算量,一般都是由专用AsIc芯片来实现,而现在,随着DSP技术的发展,使得基于DsP的实时视频编解码成为可能.下面介绍以高性能DSP芯片 TM1100 为平台,来实现视频编解码.     

基于TMS320DSC21的视频编码系统设计

介绍了TI公司推出的应用于视频、图像处理方面的DSP芯片——TMS320DSC21，该芯片具有低功耗和双核结构的特点。根据其软硬件特点提出了一种在DSC21开发板上实现H．263视频编码系统的结构。同时为了进一步提高编码速度，对此结构和运动估计算法等进行了优化处理，并最终在DSC21开发板上实现了此方案。通过对压缩率、峰值信噪比和功耗3个方面的评估表明：该系统设计具有简捷、高效、低功耗等优点。这种低功耗、完全可编程的DSP解决方案也使实时视频功能在成像因特网终端上的广泛应用成为可能。     

视频编解码器H.264的DSP实现与优化

为了提高视频通信中数据传输的效率,在TI的TMS320DM6446开发平台上,对H.264视频编解码器进行了研究。阐述了达芬奇平台的特点及开发方法,分析了视频编解码的实现过程,并对代码进行了优化,详细讨论了基于达芬奇平台的C程序源代码转化为汇编的优化技巧,对优化结果进行了比较和分析。该设计解决了达芬奇芯片内部DSP端和ARM端之间的双核通信问题。通过试验验证,基于该硬件平台实现的视频编解码器稳定可靠,有效地提高了视频的传输效率,其较好的压缩效果和可重构的灵活性也能够很好地满足工程应用的要求。     

MPEG-4像素压缩模块的DSP实现

文章在TMS320C6204定点DSP芯片上实现了MPEG-4像素压缩模块的优化.重点讨论了一种快速的DCT/IDCT算法在DSP上的实现,并针对其中最耗时的DCT/IDCT、量化/反量化算法做了软件优化,有效的降低了整个模块的运行时钟数.实验结果表明本文的算法和优化结果都取得了良好的效果.     

基于DSP平台的AVS视频编码器设计优化

介绍了在TMs320DM6446 DSP平台上实现AVS视频编码器的算法设计与优化方法.在软件整体设计优化的基础上,重点对运动估计等算法进行了优化改进;同时针对平台特点给出结构优化方法.主要包括提高代码并行性及存储器和数据搬移的优化.测试结果表明,通过优化,在保证图像质量损失较小的情况下,编码器的编码速率有显著提高.     

基于DSP平台H．264编码器的实现与优化

相对于以前其他的标准,H.264标准在分层编码、帧内/帧间预测编码、多帧参考、预测精度等技术方面做了巨大的改进。因此,在TMS320DM642平台上实现H.264基档次编码器的移植与优化显得格外实用和必要。基于对DSP平台的结构特性和H.264的计算复杂度分析,主要从以下3个方面对H.264编码器进行了优化:核心算法、数据传输和存储器/Cache使用。实验结果表明,对于CIF格式的视频序列,最优化后的H.264编码器能够达到每秒高于24帧的编码速度,满足了视频处理对于实时性的要求。     

用FIFO实现高速模数转换器与TMS320C6000系列DSP的接口

说明了如何使用CY7C4265-10AC FIFO来实现TMS320C6205与AD9042AST模数转换器的接口。详细介绍了TMS320C6205读取FIFO中数据的速度以及如何设置EMIF的CExCTL寄存器的接口时序。     

MPEG-4视频编解码器的DSP移植及优化

简要介绍了基于TMS320DM642的MPEG-4视频编解码器的硬件系统结构和软件任务流程,并重点阐述了MPEG-4视频编解码模块在DM642平台上的移植和优化.实验结果表明,移植和优化后可以实现视频的实时处理,并能保持较高的图像质量和压缩效率.