9级时间延迟积分CMOS读出电路

报道一种能够实现时间延迟积分(TDI)功能的单元CMOS读出电路,具有戽链器件(BBD)结构,其输入级为电容反馈互阻抗放大器(CTIA).介绍了读出电路的设计,并对该电路进行了功能仿真和流片验证.该芯片采用0.6 μm双层多晶硅双层金属CMOS工艺.测试结果表明,在常温下,本电路能够实现9级TDI功能,电荷处理能力为2.5 pC,工作电压5 V.最后讨论了电路存在的一些问题以及下一步努力的方向.     

微测辐射热计阵列读出电路的单片集成设计

微测辐射热计阵列读出电路的单芯片集成,有利于红外焦平面阵列的智能化和红外成像系统的便携化发展.提出了一种非致冷红外焦平面阵列读出电路,基于SMIC 0.18 μmCMOS工艺,采用CTIA型单元读出电路结构,实现了偏置模块、驱动信号源模块、电流积分模块、相关双采样模块(CDS)和缓冲输出模块的单芯片集成,成功制造了1×8读出电路原型.仿真结果表明,设计的读出电路的线性度大于99％,功耗小于5 mW,适合于大面阵移植.     

红外探测器高性能读出电路的研究

设计了一种高性能电容反馈跨阻放大器(CTIA)与相关双采样电路(CDS)相结合的红外探测器读出电路。该电路采用CTIA电路实现对微弱电流信号的高精度读出,并通过CDS电路抑制CTIA引入的固定模式噪声(FPN),最后采用失调校正技术减小CDS引入的失调,从而减小了噪声对电路的影响,提高了读出电路的精度。采用特许半导体(Chartered)0.35μm标准CMOS工艺对电路进行流片,测试结果表明:在20pA～10nA范围内该电路功能良好,读出精度可达10bit以上,线性度达97%,达到了设计要求。该读出电路可用于长线列及面阵结构红外探测系统。     

2×8低噪声InGaAs/InP APD读出电路设计

对In0.53Ga0.47As/InP雪崩光电二极管(APD)探测器进行了特性分析.以大阵列研究为基础,结合器件特性设计了一个2×8低噪声读出电路(ROIC),电路主要由电容反馈互阻放大器(CTIA)和相关双采样(CDS)电路单元构成,并对读出电路的时序、积分电容等进行了设计.电路采用0.6 μm CMOS工艺流片,芯片面积为2 mm×2 mm,电荷存储能力为5×107个,功耗小,噪声低,设计达到预期要求.     

面向QWIP焦平面阵列的快照模式低温读出电路

介绍了应用于GaAs/AlGaAs量子阱红外焦平面阵列的快照模式的低温读出电路的设计方法与测试结果。读出电路采用CTIA作为输入电路,提出在单元输入电路中引入内建电注入器件进行读出电路封装前测试。对读出电路的低温和低功耗进行了优化设计。基于该方法采用0.35um CMOS工艺设计制造了阵列尺寸为128×128的读出电路实验芯片。测试结果表明,读出电路能够在77K的温度下正常工作,功耗为35mW。该读出电路象元级的电荷容量为2.57×106电子,跨导系数为1.4×107Ω。分析表明,在3.3V电源电压下,当输出速率为10MHz时,实验芯片的非均匀性小于5%。     

576×96TDICCD相机的研究与设计

设计了一种基于自主研发的576×96 TDI CCD芯片的相机。该CCD芯片共有96级TDI功能,因此相机级数12、24、48、96级可选,相机能在不同照度下清晰成像。经测试,该相机动态范围达(1 V饱和输出)2767∶1、读出噪声小于2.22。     

像素级数字化紫外焦平面读出电路的研究

为提高紫外焦平面组件成像质量,提出了可用于紫外焦平面的像素级数字化读出电路结构。针对紫外信号微弱及焦平面探测器像素面积小的特点,设计了基于电容反馈跨阻放大器(Capacitive Trans-Impedance Amplifier,CTIA)结构、模数转换器和锁存器的紫外焦平面像素级模数转换读出电路,并给出了实现像素内模数转换的工作原理。详细讨论了像素内模数转换的实现方法,各模块的设计要求及其具体实现,并基于0.35μm DP4M CMOS工艺设计制造了面阵规模128×128、像素单元面积50μm×50μm的读出电路芯片。电路性能测试与成像实验表明:电路的精度达到1mV以下,有效位数达到11位,实现了紫外焦平面读出电路的低噪声数字化输出。     

高光谱成像用高帧频CMOS图像传感器北大核心

针对高帧频、全局曝光和光谱平坦等成像应用需求,设计了一款高光谱成像用CMOS图像传感器。其光敏元采用PN型光电二极管,读出电路采用5T像素结构。采用列读出电路以及高速多通道模拟信号并行读出的设计方案来获得低像素固定图像噪声(FPN)和非均匀性抑制。芯片采用ASMC 0.35μm三层金属两层多晶硅标准CMOS工艺流片,为了抑制光电二极管的光谱干涉效应,后续进行了光谱平坦化VAE特殊工艺,并对器件的光电性能进行了测试评估。电路测试结果符合理论设计预期,成像效果良好,像素具备积分可调和全局快门功能,最终实现的像素规模为512×256,像元尺寸为30μm×30μm,最大满阱电子为400 ke^(-),FPN小于0.2%,动态范围为72 dB,帧频为450 f/s,相邻10 nm波段范围内量子效率相差小于10%,可满足高光谱成像系统对CMOS成像器件的要求。     

红外焦平面阵列读出电路非线性的研究

在红外焦平面阵列读出电路中,非均匀性是限制其发展的主要瓶颈之一.优化读出电路的非线性可以改善焦平面阵列的非均匀性,提高红外系统的成像质量.文章主要对电容跨阻抗放大器(CTIA)型读出电路的非线性进行研究,包括该结构的积分放大器、复位管以及采样保持电路的非线性,并在理论分析的基础上提出了优化单元电路非线性的方法,设计了一个高线性的CTIA型单元电路.具体电路采用0.5μm DPTM CMOS工艺设计,仿真结果表明该单元电路功耗低,动态范围大,线性度高达99.87%.     

16级模拟电压域CMOS-TDI传感器读出电路

为了提高推扫(Push-Broom)成像系统的信噪比(SNR),提出了一种可以在模拟域下实现时间延迟积分(Time-Delay-Integration,TDI)功能的CMOS-APS读出电路。区别于以往的数字域算法TDI,在模拟域下累加可以获得更小的噪声和较慢的ADC读出速率。读出电路主要由像素阵列、TDI累加阵列、电荷放大器、S&H单元和行列选择逻辑单元等部分构成。通过与外部FPGA生成的时序逻辑相配合,实现了TDI电压信号的累加。分析了主要单元的噪声源大小和抑制方法,并在CSMC 0.5μm工艺下完成流片,最后通过Labview等测试系统测量了相应的探测器指标并验证了SNR与TDI级数的关系。     

GaAs/InGaAs量子点探测器件微光读出研究

GaAs/InGaAs量子点光电探测器,在633 nm激光辐射3.5 nW条件下,器件偏压-1.4 V时,测得响应电流8.9×10-9A,电流响应率达到2.54 A/W,量子注入效率超过90%。基于GaAs/InGaAs量子点光电探测器的高量子注入效率、高灵敏度等特点,采用具有稳定的电压偏置,高注入效率和低噪声特点的CTIA(电容互阻跨导放大器)作为列放大器读出结构,输出部分采用相关双采样(CDS)结构去除系统和背景噪声。实验结果表明,在3.5 nW的微光辐射下,器件偏压为-2.5 V时,50μm×50μm像素探测器与读出电路互联后有7.14×107V/W的电压响应率。     

A snap-shot mode cryogenic readout circuit for QWIP IR FPAs

The design and measurement of a snap-shot mode cryogenic readout circuit (ROIC) for GaAs/AlGaAs QWIP FPAs was reported. CTIA input circuits with pixel level built-in electronic injection transistors were proposed to test the chip before assembly with a detector array. Design optimization techniques for cryogenic and low power are analyzed. An experimental ROIC chip of a 128 × 128 array was fabricated in 0.35μm CMOS technology. Measure-ments showed that the ROIC could operate at 77 K with low power dissipation of 35 mW. The chip has a pixel charge capacity of 2.57 × 10~6 electrons and transimpedance of 1.4 × 10~7 Ω. Measurements showed that the transimpedance non-uniformity was less than 5% with a 10 MHz readout speed and a 3.3 V supply voltage.     

Cryogenic capacitive transimpedance amplifier for astronomical infrared detectors

We have developed a new capacitive transimpedance amplifier (CTIA) that can be operated at 2 K, and have good performance as readout circuits of astronomical far-infrared array detectors. The circuit design of the present CTIA consists of silicon p-MOSFETs and other passive elements. The process is a standard Bi-CMOS process with 0.5 /spl mu/m design rule. The open-loop gain of the CTIA is more than 300, resulting in good integration performance. The output voltage swing of the CTIA was 270 mV. The power consumption for each CTIA is less than 10 /spl mu/W. The noise at the output showed a 1/f noise spectrum of 4 /spl mu/V//spl radic/Hz at 1 Hz. The performance of this CTIA nearly fulfills the requirements for the far-infrared array detectors onboard ASTRO-F, Japanese infrared astronomical satellite to be launched in 2005.     

CTIA线列型读出电路输出异常问题研究北大核心CSCD

CTIA电路结构由于其高注入效率和线性度在小信号探测器读出电路设计中广泛应用。然而,采用该结构作为输入级的TDI线列型读出电路,在使用中处理信号足够大时,帧与帧之间输出电平出现高低差异,最大可达2 V。表现在图像则为明暗条纹交替出现,无法正常探测。积分电容越小,该现象越容易出现。并且,通过改善供电、调节偏置电压和参考电压等措施对该现象均无明显改善。本文针对这一现象,通过深入仿真和理论分析,最终实现问题定位,同时提出解决措施,有效地消除该现象。     

320×256大电荷容量的长波红外读出电路结构设计

长波红外探测器存在暗电流大、背景高的特点,需要设计大电荷容量的读出电路。采用分时共享积分电容的电路结构,在面阵焦平面的有限单元面积中设计了一种高读出效率、大电荷容量的320256长波红外焦平面读出电路。电路输入级采用电容反馈跨阻放大器（CTIA）结构,具有注入效率高、噪声低、线性度好的特点。基于CSMC 0.35 m标准CMOS工艺模型进行了模拟仿真以及版图设计完成后的后端仿真,电路输出电压范围大于2 V,非线性小于1%,帧频为100 f/s,采用分时共享积分电容电路结构后,像元有效电荷容量达到57.5 Me-/像元。     

1 024×1 024 AlGaN紫外焦平面读出电路的超低功耗设计

提出了一种新型的超低功耗读出电路用于18 μm中心距1 024×1 024面阵规模的AlGaN紫外焦平面。为了实现低功耗设计紫外焦平面读出电路,采用了三种设计方法,包括:电容反馈跨阻放大器CTIA结构采用工作在亚阈值区的单端输入运算放大器,列像素源随缓冲器和电平移位电路共用同一个电流源负载以及列级缓冲器的分时尾电流源设计。由于像素单元内CTIA采用了单端输入运算放大器,在3.3 V供电电压下,每个像素单元最小工作电流仅8.5 nA。该读出电路设计了可调偏置电流电路使读出电路能得到更好的性能并基于SMIC 0.18 μm 1P6M混合信号工艺平台进行了设计制造。测试结果表明:由于采用了上述设计方法,整个芯片的功耗在2 MHz时钟8路输出模式下仅67.3 mW。     

红外焦平面CMOS单元读出电路

研制出一种 Ｃ Ｍ Ｏ Ｓ 差分放大器组成的电容反馈互导放大器（ Ｃ Ｔ Ｉ Ａ） 型红外焦平面读出电路,其输出端带有相关双取样（ Ｃ Ｄ Ｓ） 电路。对读出电路的注入效率进行了计算机模拟。介绍了器件的设计与工艺分析。实验结果表明,在７７ Ｋ 下,读出电路的动态范围为６６ ｄ Ｂ,功耗典型值为０ ．５３ 毫瓦／ 位     

New CMOS readout circuit with background suppression and CDS for infrared focal plane array applications

A high injection, large dynamic range, stable detector bias, small area and low power consumption CMOS readout circuit with background current suppression and correlated double sampling (CDS) for a high-resolution infrared focal plane array applications is proposed. The detector bias error in this structure is less than 0.1 mV. The input resistance is ideally zero, which is important to obtain high injection efficiency. Unit-cell occupies 10 μm× 15 μm area and consumes less than 0.4 mW power. Charge storage...     

背景暗电流抑制的红外探测器读出电路输入级设计

主要研究红外探测器读出电路的输入级设计,针对短波红外信号,电容反馈互导放大器型(CTIA)读出电路具有高注入效率的特点.本文设计了一种带有背景暗电流抑制的CTIA型读出电路输入级结构,该结构在77 K低温环境,大于300μs的长积分时间工作.探测器接收短波小信号,注入电流0～800 pA,与传统的CTIA型读出电路输入...