电路系统中的闩锁效应及其预防设计

针对CMOS集成电路的闩锁效应,围绕实际应用的电路系统中易发生闩锁效应的几个方面进行了详细说明,提出了采用严格的上电时序、基于光耦的电路隔离设计和热插拔模块的接口方法,可以有效地降低发生闩锁效应的概率,从而提高电路系统的可靠性。     

CMOS电路结构中的闩锁效应及其防止措施研究

CMOS Scaling理论下器件特征尺寸越来越小,这使得CMOS电路结构中的闩锁效应日益突出。闩锁是CMOS电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,会在电源与地之间形成大电流通路,导致器件失效。文章首先分析了CMOS电路结构中效应的产生机理及其触发方式,得到了避免闩锁效应的条件。然后通过对这些条件进行分析,从版图设计和工艺等方面考虑如何抑制闩锁效应。最后介绍了几种抑制闩锁效应的关键技术方案。     

CMOS电路中的闩锁效应研究

闩锁效应是功率集成电路中普遍存在的问题。文中分析了CMOS结构中的闩锁效应的起因,提取了用于分析闩锁效应的集总器件模型,给出了产生闩锁效应的必要条件,列举了闩锁效应的几种测试方法。最后,介绍了避免发生闩锁效应的几种方法。     

一种Bipolar结构中的闩锁效应

闩锁是集成电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,会在电源与地之间形成大电流通路,导致整个器件失效。文章较为详细地阐述了一种Bipolar结构中常见的闩锁效应,并和常见CMOS结构中的闩锁效应做了对比。分析了该闩锁效应的产生机理,提取了用于分析闩锁效应的等效模型,给出了产生闩锁效应的必要条件与闩锁的触发方式。通过对这些条件的分析表明,只要让Bipolar结构工作在安全区,此类闩锁效应是可以避免的。这可以通过版图设计和工艺技术来实现。文章最后给出了防止闩锁效应的关键设计技术。     

CMOS结构中的闩锁效应

本文较为详细地阐述了体硅CMOS结构中的闩锁效应，分析了CMOS结构中的闩锁效应的起因，提取了用于分析闩锁效应的集总组件模型，给出了产生闩锁效应的必要条件与闩锁的触发方式。通过分析表明，只要让CMOS电路工作在安全区，闩锁效应是可以避免的，这可以通过版图设计规则和工艺技术，或者两者相结合的各种措施来实现。本文最后给出了防止闩锁效应的关键设计技术。     

CMOS电路结构中的闩锁效应及其防止措施研究

CMOS Scaling理论下器件特征尺寸越来越小,这使得CMOS电路结构中的闩锁效应日益突出。闩锁是CMOS电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,会在电源与地之间形成大电流通路,导致器件失效。首先分析了CMOS电路结构中效应的产生机理及其触发方式,得到了避免闩锁效应的条件。然后通过对这些条件进行分析,从版图、工艺等方面考虑如何抑制闩锁效应。最后介绍了几种抑制闩锁效应关键技术方案。     

CMOS闩锁效应模型分析及计算机模拟

本文采用较全面的包括四个寄生双极晶体管和MOS管的闩锁模型,详细分析了瞬态辐照下CMOS反相器的闩锁效应。通过模型分析探讨,得出了电路发生闩锁的内在条件,并和惯用的简化模型发生闩锁的内在条件进行了对比讨论。利用LSTRAC-2电路分析程序对本模型和惯用简化模型进行了模拟,就模拟结果和理论分析结果进行了分析比较。     

高温CMOS集成电路闩锁效应分析

本文详细地分析了LDD结构高温CMOS集成电路闩锁效应.文中提出了亚微米和深亚微米CMOS集成电路闩锁效应的模型.在该模型中,针对器件的尺寸和在芯片上分布情况,我们认为CMOS IC闩锁效应的维持电流有两种模式:大尺寸MOST的寄生双极晶体管是长基区,基区输运因子起主要作用;VLSI和ULSI中MOST的寄生双极晶体管是短基区,发射效率起主要作用.但是他们的维持电流都与温度是负指数幂关系.文章给出了这两种模式下的维持电流与温度关系,公式在25℃至300℃之间能与实验结果符合.     

电力电子技术在电路系统中的应用

本文对电力电子技术进行了介绍,重点介绍了其在电路系统的发电、输电、配电、节能环节中的应用。     

超高压集成电路中的闩锁效应与仿真

研究超高压集成电路中的寄生闩锁效应问题.针对采用外延技术的BCD工艺,给出外延层材料电阻率、工艺和结构参数变化与寄生闩锁结构触发阈值之间的数量关系,并在分析研究的基础上,给出一种高触发耐量的合理设计方案.经仿真实验,证明了该方案的可行性.     

CMOS集成电路闩锁效应抑制技术

闩锁效应是CMOS集成电路在实际应用中失效的主要原因之一,而且随着器件特征尺寸越来越小,使得CMOS电路结构中的闩锁效应日益突出。文章以P阱CMOS反相器为例,从CMOS集成电路的工艺结构出发,采用可控硅等效电路模型,较为详细地分析了闩锁效应的形成机理,给出了闩锁效应产生的三个基本条件,并从版图设计和工艺设计两方面总结了几种抑制闩锁效应的关键技术。     

高阻衬底集成电路抗闩锁效应研究

研究用增加多子保护环的方法抑制功率集成电路的闩锁效应,首次给出环距、环宽设计与寄生闩锁触发阈值的数量关系,并比较了不同结深的工序作为多子环的效果.对于确定的设计规则.还比较了不同电阻率衬底材料的CMOS单元中的闩锁效应,结果表明合理设计可以有效地改善高阻衬底的寄生闩锁效应,仿真结果验证了正确性.     

SOI LIGBT抗闩锁效应的研究与进展

概述了绝缘层上硅横向绝缘栅双极晶体管(SOI LIGBT)抗闩锁结构的改进历程,介绍了从早期改进的p阱深p+欧姆接触SOI LIGBT结构到后来的中间阴极SOI LIGBT、埋栅SOILIGBT、双沟道SOI LIGBT、槽栅阳极短路射频SOI LIGBT等改进结构;阐述了一些结构在抗闩锁方面的改善情况,总结指出抑制闩锁效应发生的根本出发点是通过降低p基区电阻的阻值或减小流过p基区电阻的电流来削弱或者切断寄生双极晶体管之间的正反馈耦合。     

光电编码器的输出接口和电路系统

光电编码器是一种位移数字转换器,将被测的角位移转换为数字量输出,因而它是一种数字传感器。它的优点是无触点磨损,转速高,具有很高的分辨力、精度和可靠性。随着科学技术的发展,光电编码器在现代数控技术(尤其机床业的数控和自动化)、电机速度控制、机械     

一种抑制ESD保护电路闩锁效应的版图研究

针对具有低压触发特性的静电放电(electrostatic discharge,ESD)保护电路易闩锁的不足,本文结合CSMC0.6μm CMOS工艺,设计了一种可应用于ESD保护电路中的独立双阱隔离布局方案,这种方案不仅可以有效的阻断形成闩锁的CMOS器件固有纵向PNP与横向NPN晶体管的耦合,且兼容原有工艺而不增加版图面积。将此布局方案与常规保护环结构同时应用于笔者研制的具有低压快速触发特性双通路ESD保护电路中,通过流片及测试对比表明,该布局方案在不影响保护电路特性的同时,较常规保护环结构更为有效的克服了保护电路的闩锁效应,从而进一步提升了该保护电路的鲁棒性指标。本文的布局方案为次亚微米MOS ESD保护电路版图设计提供了一种新的参考依据。     

由栅氧损伤引起闩锁效应的失效分析

随着MOS器件特征尺寸的缩小和栅氧化层厚度的减薄,栅氧损伤成为MOS集成电路在实际应用中的主要失效模式之一.闩锁是CMOS集成电路结构所固有的寄生效应,寄生的可控硅结构一旦被特定条件触发,会在电源与地之间形成大电流通路,导致整个器件失效.对一例由栅氧损伤引起器件闩锁效应的失效进行分析.通过微光显微镜(EMMI)技术和激光诱导阻值变化(OBIRCH)技术进行失效定位,在电路板级通信状态下进行闩锁效应复现及验证.最后通过分析损伤所在的电路功能和器件结构,阐述闩锁效应形成的机理.     

基于电路系统接地技术的研究

作为电路设计过程中的关键环节,接地工作不仅关系着电气设备的使用性能,而且对于其使用的安全性也具有重要影响。为了进一步提高电路系统的安全性和稳定性,本文通过对其接地的原因进行说明,进而对电路系统的接地技术展开了深入研究。     

版图设计中提高器件可靠性的措施

本文总结了在版图设计中如何提高器件可靠性的一些具体措施。     

应用于微传感器信号处理的混合电路系统的设计与实现

研究旨在设计一个应用于飞行器机翼表面边界层的流动监测系统。该系统主要由微传感器及其信号处理电路构成。本文的主要工作是微传感器信号处理电路系统中低功耗的模拟电路芯片的及相关数字电路板的设计,重点在于完成模拟电路芯片的具体应用。目的是将该模拟电路芯片良好地应用于该数字电路板,使其协同工作,构成一个完整的混合电路系统,以便在较低的成本下,较好地完成微传感器信号处理的任务。     

CMOS反相器在高功率微波下闩锁效应的温度影响

The temperature dependence of the latch-up effects in a CMOS inverter based on 0.5 μm technology caused by high power microwave （HPM） is studied. The malfunction and power supply current characteristics are revealed and adopted as the latch-up criteria. The thermal effect is shown and analyzed in detail. CMOS in- verters operating at high ambient temperature are confirmed to be more susceptible to HPM, which is verified by experimental results from previous literature. Besides the dependence of the latch-up triggering power P on the ambient temperature T follows the power-law equation P = ATβ. Meanwhile, the ever reported latch-up delay time characteristic is interpreted to be affected by the temperature distribution. In addition, it is found that the power threshold increases with the decrease in pulse width but the degree of change with a certain pulse width is constant at different ambient temperatures. Also, the energy absorbed to cause latch-up at a certain temperature is basically sustained at a constant value.