∑-Δ调制噪声整形的研究

介绍∑-△调制器的基本结构,分析∑-△调制技术对噪声进行整形的基本原理及过采样率、∑-△调制器的级数对整形效果的影响,从中获得了一些有用的结论.     

∑-△A/D转换器中电压放大型运放的高线性度设计

高阶、高精度是当前∑-△调制器的设计趋势，随着系统结构越来越复杂，带内量化噪声的噪声背景逐渐降低，已不再成为制约调制器精度的主要瓶颈。整个系统的线性失真度对调制器最终精度的影响越来越大，甚至成为决定因素。为提高∑-△调制器的线性度，对运算放大器这一主要非线性源进行了深入的分析，并提出若干优化方案。最后，通过一个三阶单环∑-△调制器结构进行了仿真验证。采用电压放大、AB类输出的运算放大器结构，大大减小了系统功耗。     

数字传声器用Δ-Σ模数调制技术原理及Matlab仿真

Δ-Σ调制技术是当前设计高性能模数转换器中被广泛使用的一种方法。其原理是利用噪声成型技术把带内的大部分量化噪声能量转移到所需的频带之外,从而提高了带内信噪比。它简单的结构和低廉的成本使其在许多领域都得到了广泛的应用。着重介绍了单比特Δ-Σ调制器的原理以及这种调制器的Matlab仿真。     

基于块数字滤波器的高阶两通道时间交织∑△调制器的系统优化设计

时间交织技术是一种提高∑△调制器采样频率的有效方法,但是时间交织∑△调制器对通道之间的失配非常敏感.在传统噪声传递函数(NTF)中增加一个z=-1的零点,可以减小折叠到信号带宽内的噪声.在已提出的基于块数字滤波器的二阶两通道时间交织∑△调制器结构的基础上,提出了一种高阶两通道时间交织∑△调制器的系统优化设计方法,该方法对系统的稳定性、噪声传递函数零极点的优化进行了考虑.采用该方法,设计了一种带宽为4MHz应用于数字视频广播系统中的高阶两通道时间交织调制器的系统结构.仿真结果表明,该调制器具有较大的稳定输入范围以及对通道失配不敏感的特点.     

信号的低比特位数表示：一种新颖低比特位数的∑-△调制器

摘要：通过设计一种新的噪声整形滤波器，本文提出了一种新颖的∑-△调制器结构，可用于实现用较低比特位数的数字信号表示较高比特位数的输入信号．该调制器与传统的∑-△调制器相比，其输出数字信号比特位数(或动态范围)降低了许多．理论推导分析和仿真对比的结果表明，在量化噪声整形和噪声频谱上，该调制器的各项性能有了很大的提高，而且证明了这类调制器是稳定的．     

ADSL中宽带∑Δ调制器的系统设计

非对称数字用户环路(ADSL)是一种宽带接入网技术,对其调制解调器电路中模数转换器的带宽和精度要求较高。∑△调制器具有高精度和低功耗的优点,但是由于采用过采样技术,其带宽较小。为了增加带宽适合宽带应用,本文采用基于块数字滤波器的调制器结构设计了应用于ADSL的两通道二阶宽带∑△调制器系统。该∑△调制器在不提高系统时钟频率的条件下,可使系统的有效采样频率增为原来的两倍,从而使得其带宽增加1倍。采用带通噪声传递函数降低了由于通道系数失配而折叠到信号带宽内的噪声,提高了调制器的信号噪声失真比。利用SIMULINK软件工具对电路非理想特性进行了建模和仿真,仿真结果表明在系统时钟频率为71.4MHz,系数失配为0.5%的条件下,调制器的带宽为1.1MHz,噪声失真比为83.9dB,满足ADSL的应用要求,并且该调制器能够有效地抑制闲杂音,不需要采用随机扰动信号来抑制调制器的闲杂音,简化了后续的电路设计。     

∑-△调制器在SIMULINK下的噪声模型

为了满足在行为级对∑-△调制器进行完整仿真的需要，提出了在SIMULINK环境下∑-△调制器的噪声模型，包括采样时钟抖动、开关热噪声(kT／C噪声)、运算放大器的有限增益、有限带宽、压摆及饱和电压等非理想因素。在给出具体噪声模型的基础上，构造出二阶∑-△调制器模型。通过仿真，验证了噪声模型的正确性。     

∑—△调制噪声整形的研究

介绍∑－△调制器的基本结构，分析∑－△调制技术对噪声进行整形的基本原理及过采样率、∑－△调制器的级数对整形效果的影响，从中获得了一些有用的结论。     

△-∑小数分频频率合成器带外量化噪声滤除技术

为了实现对带外量化噪声进行有效抑制,基于对电荷泵（CP）电流不匹配引起的△-∑量化噪声建模,该文提出一种新型小数分频频率合成器（Frac-N）模型。该模型是在传统小数分频频率合成器的反馈之路上嵌入一个噪声滤除器（NF）,该噪声滤除器是由一个不含分频器的宽频带锁相环（PLL）构成。采用该噪声滤除技术不但可以对高阶△-∑调制器（DSM）产生的带外相位噪声进行抑制,还可以减小由于电荷泵（CP）不匹配引起的量化噪声。仿真结果验证了该方法的有效性。     

用于过采样Σ-△ A/D转换器的Σ-△调制器

分析并讨论了过采样∑-△A/D转换器中一阶、二阶及高阶级联结构的∑-△调制器的性能特点,并编写C语言程序进行行为级仿真,用PSpice进行电路级仿真,利用MATLAB工具对其结果进行分析.结果表明,∑-△调制器具有噪声整形特性,可以提高基带内的信噪比,且三阶级联结构中1-1-1结构性能最优.∑-△调制器与过采样技术相结合可构成高精度、低成本的A/D转换器.     

高阶模拟∑-△调制器设计研究

在简要介绍高阶1位量化∑-△A/D转换器基本原理的基础上,分析了∑-△调制器的噪声特性;介绍了传统线性模型下的噪声传递函数的设计方法.同时,结合实际高阶模拟∑-△调制器的开关电容实现电路,重点对影响调制器性能的非理想因素进行了详细分析,并采用程序建模仿真的方法指导电路设计.与传统设计方法的结果对比表明,文中的方法可以为电路设计提供更加可靠的依据.     

一种新型Sigma-Delta调制器结构的研究

本文提出一种新颖的∑-△调制器结构设计，实现用较低比特位数的数字信号表示较高比特位数的高速信号。与传统的∑-△调制器不同，该调制器采用了新颖的量化噪声整形滤波器使输出信号具有较低比特位数。在调制器的结构设计中，采用了流水线一反馈型的实现结构，使处理过程消除了乘法运算。该结构易于系统实现和提高处理速度。本文用Simulink对调制器进行了仿真研究。研究结果表明本文提出的调制器适合于高速信号的实时处理。     

∑△调制器输出码流FFT谱分析的探讨

∑△调制器输出码流的频谱中含有大量高频噪声，在对其进行FFT谱分析时，需要加窗函数抑制这些高频噪声对基带噪底的泄漏。由于∑△调制器输出码流的噪声主要是高频噪声，因此需要滚降衰减较大的窗函数，窗函数选择不当会使其有效位数有2-6位的下降。实例表明，对于超过20bit精度的∑△调制器，选用Balckmanharris窗比Harming窗更合适。     

一种2阶前馈方式∑-△调制器

详细论述了∑-△调制器的工作原理,在此基础上设计了一种2阶前馈方式∑-△调制器.分析了系统函数以及零极点的分布情况,确认了系统稳定性、信噪比、无杂散动态范围、有效位数等系统特性.采用行为级建模与仿真,验证了设计的正确性.性能测试表明,芯片的ADC通路可以很好地实现模拟信号向数字信号的转换,保证了电路的可靠性.     

一种基于∑-△ADC的CIC滤波器设计

∑-△ADC是中频信号处理的重要模块。为了抑制∑-△ADC特有的带外噪声成型．文中给出了用CIC滤波器来匹配噪声抑制滤波器,并对采样后的数据再进行下采样,以降低噪声和后端硬件成本的设计方法。同时讨论了CIC的结构及其阶数与∑-△ADC阶数的关系。最后分析了其对信号处理的性能影响。     

∑-△模数转换器基本原理及应用(2)

实际上,模拟滤波器对输入信号具有低通滤波作用,而对噪声分量具有高通滤波作用,因此可将调制器的模拟滤波器的作用看作一种噪声整形滤波器,整形后的量化噪声分布见图7(a)。正如一般的模拟滤波器,滤波器的阶数越高其滤波性能越好。因此高阶∑-△调制器得到广泛应用,图8是二阶∑-△ADC原理框图。图9给出了∑-△调制器的信噪比与阶数和过采样倍率之间的关系,其中SNR为信噪比,K为过采样倍率。例如,当K=64,一个理想的二阶系统的信噪比大约80dB,分辨率大约相当于13位的ADC。     

低电压∑-△调制器关键技术及设计实例

介绍了低电压开关电容∑-△调制器的实现难点及解决方案,并设计了一种1V工作电压的∑-△调制器。在0．18μm CMOS工艺下,该∑-△调制器采样频率为6．25MHz,过采样比为156,信号带宽为20kHz;在输入信号为5．149kHz时,仿真得到∑-△调制器的峰值信号噪声失真比达到102dB,功耗约为5mW。     

∑-△调制器在非理想环境中的仿真

摘要：介绍了一整套Simulink模型，利用其可以对任何∑-△调制器的性能进行详尽的仿真。给出的模型中考虑了大量∑-△调制器的非理想因素，例如采样时钟抖动、kT／C噪声和运算放大器参数(噪声、有限增益、有限带宽、转换速率和饱和电压)等。针对每个模型给出了详尽描述和所有实现细节。文中所有仿真的对象为一典型的二阶SC ∑-△调制器结构。最后的仿真结果论证了仿真模型的正确性。     

一种低相位噪声的UHF频段小数分频频率综合器

提出并实现了一款采用相位噪声优化技术的特高频(UHF)频段小数分频频率综合器,其工作频率为0.8～1.6 GHz.采用死区消除技术减少了鉴频鉴相器和电荷泵的噪声对系统的影响.采用分布式变容管结构和二阶谐波滤除技术设计压控振荡器,使压控振荡器获得了更低的相位噪声.采用新型的陷波滤波技术设计△-∑调制器,进一步降低带内相位噪声和系统的杂散.采用TSMC 180 nm CMOS工艺进行了流片验证.测试结果表明该频率综合器在0.01,1和10 MHz频偏处的最大相位噪声分别为-95,-127和-146 dBc/Hz,杂散抑制低于-81 dBc,而频率综合器芯片的功耗仅为20 mW,芯片面积为2.5 mm×1.1 mm.     

一种用于驻极体麦克风的CT-SC ∑-△调制器

传统的模拟麦克风由于自身抗干扰能力差,很难满足新一代音频系统对输入端的要求,文章提出了一种用于数字麦克风的CT-SC∑-△调制器技术,将CT积分器和SC积分器结合在一个∑-△调制器中,可以与驻极体麦克风进行无缝连接,能够将麦克风产生模拟信号直接转换成后续数字设计平台所需的数字信号.测试结果表明,CT-SC∑-△调制器动态范围达到88 dB,等效输入参考噪声为5 μV,正常工作功耗为540 μw,休眠模式下消耗电流不超过10μA;与传统模拟麦克风相比,CT-SC∑-△调制器构成的数字麦克风可以提供更好的信噪比、更高的集成度、更低的功耗和更强的抗干扰能力.