基于Wince6．0操作系统的Ogg／Vorbis解码算法实现与优化

在对Ogg／Vorbis音频解码算法研究的基础上,给出了解码一个音频数据包的具体流程。并将该算法移植到基于omap3530平台和Wince6．0操作系统上,根据实际要求对解码算法的框架做了一些修改与优化,将拉数据的模式改成推数据的模式,使之符合上层调用的要求,性能有所提高。     

Ogg Vorbis数字音频编码技术

简述了一种无专利要求的Ogg Vorbis数字音频编码的算法，深入分析了其关键技术，并给出了主观测试结果。结果表明这种编码算法的主观声音质量超过MP3和MPEG-4 AAC。     

MP3音频解码优化算法

以MP3音频解码器为研究对象,在实时性、面积等约束条件下,研究MP3解码流程和算法。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤。重点推导了递归算法的优化方法,因此在减小硬件资源的同时快速地实现了IMDCT,经验证功能正确。     

Ogg Vorbis音频编码技术及其优化

Ogg Vorbis是一种完全免费，并有较好主观声音质量的编码算法。与目前市场上占有率很高的MP3编码器相比，Vorbis公开开放，并有更佳的音质以及更简单的解码实现，因此具有研究价值。介绍了Vorbis算法，并优化了其中的索引函数，使编码性能提高了20个百分点。     

多制式音频解码系统中IMDCT算法优化与硬件实现

逆改良型离散余弦变换(IMDCT)是高质量音频解码器的基本处理单元,其运算中大量的乘法是实现高效IMDCT的一个瓶颈.通过优化IMDCT的算法,实现了一个高效的IMDCT硬件加速器,具有很好的可配置功能,可支持12点,36点及2的幂次点数的IMDCT.通过蝶形拆分运算加快了解码速度,同时通过一个乘法器的复用,大大地降低了解码器的面积.     

Ogg/Vorbis音频编解码算法在DM642上的移植

简要介绍了TI的定点多媒体处理芯片TMS320DM642的特点、软硬件开发平台及Ogg／Vorbis音频编解码算法。分析了Ogg／Vorbis编解码算法的工作流程,并重点阐述了基于DM642平台的Ogg/Vorbis音频编解码算法的移植。实验结果表明,移植后的Ogg／Vorbis音频编解码算法能够实现音频文件的编解码。     

MP3解码的IMDCT优化算法

文章提出了一种面向MP3解码的用于IMDCT的基于查找表的优化算法。该算法充分挖掘反向改进离散余弦变换的周期性,符合硬件系统结构的模块化和规则化,可以实现长短块的复用,并考虑了IMDCT的对称性,大大减少了所需的计算量,降低了硬件结构的复杂度。     

一种新的MPEG音频解码方案及算法优化

设计了一种新的MPEG音频解码框架.输入音频数据不需经过串行化,通过桶型移位器组织数据读取,提高了解码效率.解码器针对硬件处理特性设计了专用比特流输入单元和解组处理单元.对运算瓶颈子带滤波器设计了优化算法,使运算量降低为标准算法的1/4左右,存储空间降低为原来的1/2.该方案可用于DVB和DAB信源解码芯片中.     

MPEG-2音频解码算法优化

以PC机为硬件平台对MPEG-2的音频解码算法进行优化，实现MPEG-2全软件的系统、视频、音频3个部分实时解码。在IDCT和IMDCT中应用了新的快速算法；结合PC机本身的特点及解码过程中有大量的乘加运算采用SIMD(single—instruction multiple—data)来对程序优化，并在实际运算中也对数据结构进行了优化。通过以上的优化使MPEG-2层Ⅱ解码的运算量减少了40％以上，在奔腾3／450计算机上只占用不到5％的系统资源。这些优化算法已经应用于奔腾3／800为硬件平台的MPEG-2实时解码器中。     

基于AC-3数字音频解码的递归IMDCT的FPGA实现

数字音频AC-3采用了逆改进离散余弦变换（IMDCT）进行时频变换．为节约硬件资源并提高其运算速度，提出了基于FPGA实现的一种面向AC-3。MPEG等解码的对称的奇偶共用的IMDCT递归运算结构。考虑数字音频AC-3的解码特点，通过一定的数学推导，得到改进离散余弦逆变换的递归特性和奇偶对称性，并结合硬件系统结构的模块化和规则性，对256个频谱系数中的128个分别采用两个硬件递归结构进行运算．再进行简单复制得到256个PCM样本值。最后在XilinxFPGA上编程实验表明，奇偶序列频谱数据在运算上能够同步．减少了所需的运算单元和寄存器资源，因而在提高了IMDCT运算速度的同时降低了硬件复杂度．为数字音频AC-3解码器的硬件实现奠定了基础．     

MDCT共用递归结构的并行改进与实现

MDCT和IMDCT凭借其在消除边界噪声、改善信号质量方面的优越性,广泛应用于高级音频编码标准框架中,同时,其也是编解码系统中计算复杂度最高的三大模块之一。在Clenshaw’s递归公式的基础上,采用关键单元分时复用、信号并行处理技术对共用递归中滤波处理模块进行改进,在总资源几乎不增加的条件下,使得总递归次数降至N^2／16＋N／4,且模块化规则性好、结构性强;在硬件实现时,增加延时单元和适当控制逻辑以避免并行数据处理带来的多端口或多个存储单元的并行操作。最后,使用Synplify Pro8.5.1工具在Xilinx Virtex-E系列FPGA上对36点共用结构进行了验证。     

基于二元译码信息的迭代大数逻辑LDPC译码算法及其量化优化

该文提出一种低复杂度的迭代大数逻辑LDPC译码算法,在迭代过程中所有的译码信息都以二元形式进行传递、处理和迭代更新。所提算法不需要计算外信息,而是利用Tanner图上伴随式的对错状态来评判节点可靠度。与现有的几种迭代大数逻辑译码算法相比,该文算法也不需要信息修正处理,避免了相应的实数乘法操作,具有很低的译码复杂度。此外,该文引入一种特殊的量化处理函数,并给出了基于离散密度进化的参数优化过程。实验仿真表明,该文所提算法与原算法相比,在AWGN信道下可获得约0.3~0.4 dB的性能提升。同时,由于节点间交换传递的译码信息都是基于1个比特位的二元信息,也非常便于硬件的设计与实现。     

MP3音频解码速度优化

MP3采用MPEG-1 LayerIII层标准压缩编码格式,压缩率很高,失真也较小,算法也较为复杂.就MP3解码过程中,针对各解码模块的特点,通过浮点转定点运算、分段拟合、查找表等方法,对解码复杂度较高的模块进行算法优化,并且在16位定点DSP芯片实现,优化后解码每帧音频格式的指令数降到最初的1/ 20.     

MPEG-4解码的并行处理优化

结合TI公司的TMS320DM320针对媒体处理并行数字信号处理结构特点,分析MPEG-4算法本身的实现,采用了流水线设计的方式,针对性地提出了基于DM320上的MPEG-4解码算法.分析了各个芯片内部资源的利用率,提出了未来优化的方向.