X射线探测用SSPA器件的数据采集系统

设计了一种供Ｘ射线ＳＳＰＡ（Ｓｅｌｆ ｓｃａｎｎｅｄ ｐｈｏｔｏｄｉｏｄｅ ａｒｒａｙ）器件使用的８位高速数据采集系统。Ｘ射线ＳＳＰＡ的视频信号是窄脉冲,所以必须采用峰值保持,同时为了在同一系统中测量多路信号,设计了一多路开关。在使用Ｘ射线ＳＳＰＡ器件时需对视频信号进行逐位高速采集,因此所有视频信号在一次逐位转 换完毕,存储在帧存储器中,然后再逐位读出。所以本系统主要包括多通道开关、峰值保持、高速     

一种基于PC机的高速16位并行数据采集接口

介绍了一种在PC机上实现的高速16位并行数据采集接口。该接口由高速光电隔离电路,双端口FIFO存储缓冲器电路及由FPGA芯片构成的计算机接口逻辑与控制电路等组成。该接口电路将终端显示处理系统与前端数据处理系统通过光电耦合器隔离开来,避免了它们之间的相互干扰,较好地解决了16位并行数据高速传输中存在的电磁干扰问题和大数据量实时有效传输问题。采用现场可编码门阵列FPGA芯片,使硬件设计软件化,既实现了复杂逻辑功能设计,又减少了硬件电路规模,提高了系统的可靠性,在雷达、声纳等复杂系统中具有良好的应用价值。     

基于闪存的固态存储器的数据管理

提出了一种用于航天器的高速大容量固态存储器数据管理方案。存储器基于NAND型FLASH芯片,采用并行扩展及流水线操作的技术。向存储区加载一簇有效数据后,系统立即向每簇的空余区加载该簇的使用状态信息,保持了多簇数据连续写操作的流水线顺序,从而保证了系统的平均输入高速率。根据簇使用状态信息在内存中建立的簇分配表,系统实现对存储区高速灵活的管理。编程和擦除过程中新出现的无效块,将通过硬件电路自动标记并旁路。     

用ADSP2106X外部握手方式DMA实现高速数据采集

高速数据采集系统的构成,既需要采用高速的A/D转换器、存储器等,又需要采用能够宵现对采集数据进行高速传送和存储的控制方式.通过对现有的一些数据采集系统的特点进行分析,在对ADSP2106X的结构和功能、特别是其外部口DMA通道的工作方式和应用特点进行深入分析的基础上,详细讨论了使用外部口DMA通道的外部握手方式构成高速数据采集系统的方法,实验表明,用该方法构成的数据采集系统具有高速采集数据的能力,设计的电路工作正确可靠.     

利用FPGA实现的多通道同步数据采集卡

介绍了一种基于PC104总线的多通道高速同步数据采集卡的设计方法,硬件上采用FPGA进行控制逻辑设置和数据缓存的实现,简化了硬件电路,同时也提高了其使用的简易性和配置的灵活性,具有准确和快速的特点。     

二维翻转结构9/7离散小波逆变换研究与VLSI实现

采用提升结构的二维9/7离散小波逆变换模块是高清图像解码显示和实时处理的关键支撑技术。为实现电路模块的整体优化,在提升结构二维9/7离散小波逆变换标准算法的研究基础上,通过分析图像数据的输入输出顺序,结合器件模型提出一种翻转结构的优化算法。进一步地,给出了所提算法的一种多核并行VLSI结构：通过流水线技术将关键路径降为一级乘法器延迟;通过重组织数据流,处理N×N大小的图像仅需4N的中间缓存,从而在提升该模块速率的同时降低了中间缓存。基于Sparten6-xc6slx150t FPGA进行综合验证,结果表明该模块可稳定运行于166.34 MHz时钟速率。     

基于DSP和FPGA的捷联航姿仪的设计

针对捷联航姿系统的发展情况,设计了一种高速、多通道、可扩展的计算机系统.主要描述了系统的硬件电路,采用了高性能DSP为内核,用于高速处理数据;采用FPGA构成主要的外部输入输出接口.FPGA映射到DSP中EMIF的一段地址空间,两者之间通过EMIF接口进行交互.FPGA设计采用VHDL语言描述,DSP程序采用了C语言程序和汇编程序编制.实践证明了系统的高速性和高可靠性.     

KD10A10位高速数据采集卡

讨论了一种商品化的高速、１０位分辨率的数据采集卡的设计要点，它包括模拟输入、Ａ／Ｄ转换、数据缓存、重复采集控制，计算机接口等电位的设计，可广泛应用于雷达、声纳等各类周期或非周期信号的采集与处理领域。该采集卡可直接插在各类计算机的扩展槽中，构成一功能完善的高速、高精度、大存贮量、可重复采集的数据采集系统。     

高速数字电路互连时序模型与布线长度分析

介绍了高速数字电路器件的通用互连时序模型,基于模型给出了时序公式。对常用高速接口MII、RMII、RGMII和SPI给出了基于公式和理论的实例分析,通过分析得出电路板设计布线长度关系。介绍的时序模型和分析方法,为电路设计人员提供了有效的分析方法,避免进入高速电路走线一定要等长这种认识误区,有助于在工程实践中,提升布线设计成功率、找出故障原因并加速电路设计进程。     

一款基于S3C44B0X的高速ADC的电路设计及研究

本文详细阐述了一款基于三星ARM芯片S3C44B0X的高速AD转换器的电路设计,并介绍了该电路的特点和简单分析了实验结果。该电路系统扩展的外部存储器容量高达12Mbyte,人机交互接口丰富,调试简单。实验结果通过MATLAB仿真,并通过理论推导计算,证明AD转换速率可以达到1.5Mbps左右。     

基于Avalon总线的双口RAM与PCI总线数据交换的设计

基于 实验室的某 同步数据采集卡 项目 要求, 需要设计一个数据共享存储器 。 对此项目进行研究分析后, 在 可编程逻辑器件 FPGA 的基础上 设计 了 基于 Avalon 总线 的 单时钟真双端口 模式 的双口 RAM 共享存储器 。 设计该存储器的目的是实现 数据在 FPGA 和上位机之间的双向传输, 为了避免 数据在高速 交换时信息丢包的 现象 的出现 采用奇偶 交换 页的 关键 思想完成 该项目 数字量和时标信息 的 交换。 最后对 所设计的 基于 Avalon 总线的 单时钟真双端口 模式的 RAM 进行 功能方面的 验证测试, 对结果进行了分析发现 所设计的双口 RAM 实现了 数字量和时标信息 在 FPGA 与 计算机 之间 高速有效且不丢包的实时传输。 该设计充分利用了 FPCA 现有 的存储资源,减少了电路设计的复杂性 ,同时达到数据 的 高效率 传输。     

基于DSP/FPGA的光纤捷联航姿系统设计

为适应现在航空设备向小型化、低功耗方向发展,设计了一种基于DSP+FPGA的高速、多通道的捷联航姿系统;主要描述了系统的硬件电路设计,采用FPGA完成各传感器的数据采集及控制;采用了高性能的浮点型DSP为内核,用于航姿解算数据高速处理;将FPGA映射到DSP EMIF的一段地址上进行数据交互;FPGA设计采用VHDL语言描述,DSP程序采用了C语言程序和汇编程序编制,设计可重构性强,升级容易,移植性好;跑车试验证明系统高速可行,俯仰角和横滚角误差在0.05°以内,航向角误差为小于0.5°,精度达到了设计的要求。     

采用SRIO协议实现多DSP实时系统图像数据传输

针对高速实时图像处理系统数据量大、算法复杂度高等特点,从系统的处理性能、缓存容量、传输带宽三个要点考虑,设计了一种基于FPGA+4DSP架构的实时图像并行处理系统,使用SRIO互连技术取代传统EMIF方式实现DSP间、DSP与FPGA中间的数据传输。实验结果表明,系统传输带宽峰值为312.5 MB/s,这种新的嵌入式实时图像处理平台能够实时采集传输处理1k?1k@100 f/s高分辨率图像数据,并且具有可靠性高、通用性强、灵活性好的优点。     

嵌入式存储系统的仿真及实现

嵌入式环境中存储需求在不断地增长，越来越多的嵌入式系统采用高速存储单元支持系统运行以及大规模的数据存储。随着嵌入式存储系统的速度和容量的扩展，如何设计高速的存储系统成为需要研究的问题。该文从信号完整性的角度，以一种海量DDR存储系统设计为实例，利用信号完整性仿真方法，分析和探讨了适当的信号线终结方式和布线规则对信号完整性的影响。该方法适用于不同容量的高速存储系统设计和高速DDR2存储系统，实际应用表明了该方法具有良好的效果。     

基于PCI总线的高速大容量数据采集卡

介绍了一种基于PCI总线的高速大容量数据采集卡的设计原理与实现。该采集卡由预处理电路、A／D转换器、同步动态随机存储器(SDRAM)、高频时钟发生器、集成于FPGA芯片的PCI接口控制器和SDRAM控制器组成。它通过PCI总线接口与计算机连接，可完成400MHz／s实时数据采集、512MB实时数据存储。     

IC卡及其应用

70年代，随着超大规模集成电路和大容量存储芯片技术的发展，出现一种存储容量大、安全、可靠的集成电路卡，即IC卡，又称其为智能卡。由于具有以上许多明显优越于磁卡等存储卡的优点，IC卡的应用在随后的一段时间里飞速发展。虽然目前世界上磁卡仍在广泛使用，但其逐步被IC卡取代是必然的趋势。在当今这个信息时代，IC卡的应用将不断深入到人们生活的各个领域，成为人们处理各种事务的必不可少的工具。     

基于ATMEGA48的线阵CCD数据采集系统

文章介绍了一种基于单片机ATMEGA48的COD数据采集系统。系统采用两片ATMEGA48来产生COD所需要的驱动脉冲以及控制数据的采集等。使用先进先出存储器IDT7204解决了高速的A／D转换和慢速的数据读取之间的矛盾。电路简单,易于实现。     

RocketIO及其在高速数据传输中的应用

在高速电路系统设计中,差分串行通信方式正在取代并行总线方式,以满足系统对高带宽数据通信的需求。RocketIO是Virtex-2 Pro以上系列FPGA中集成的专用高速串行数据收发模块,可用于实现吉比特的数据传输,适用于多种高速数据传输协议。依据实际工程应用需求,提出了基于RoeketIO的高速串行数据传输系统解决方案,实现了每通道2．5Gb／s的传输速度。最后介绍了RocketIO在Aurora和PCI Express协议实现中的应用,并总结了高速通信系统的共性特征。     

基于增量决策树的快速IDS研究与实现

随着攻击的日益增多和高速网络的普及,对IDS的性能要求也日益提高,Kruegel将ID3决策树引入到入侵检测系统中,有效地提高了入侵检测的速度,但该方法在增加规则时需要完全重建决策树,而且占用内存过大,对于要求实时性的应用场合并不适合。引入基于增量学习的ID5R决策树算法,并对规则属性处理方式进行优化,在保证检测速度的同时解决了实时增加规则和占用内存过大的问题。     

基于FPGA的高速A/D转换控制器设计

采用FPGA器件EP1C12Q240C8实现对高速A/D转换芯片ADC08200的实时采样控制,解决了传统方法的速度问题。使用VHDL语言采用自顶向下的设计方法编写出源程序;结合FIFO存储器的设计实现了高速A/D采集转换和转换后的数据存储,并给出了采样存储电路原理图。数据处理可通过与SoPC技术结合实现。