新颖的常规硅工艺实现的侧向螺线型片上集成电感

提出了一种用常规硅工艺实现的片上集成电感的螺线型新结构．制造工艺使用标准双层金属布线的常规硅工艺．测量了螺线型集成电感的S参数，从测量数据计算了集成电感的参量．实验的侧向螺线型片上集成电感的Q值峰值为1.3，电感量为22nH．对用两层金属层实现的侧向螺线型片上集成电感和单层金属的常规平面螺旋电感的实验结果进行了比较，电感量和Q值与常规平面螺旋电感有可比性．     

新颖的常规硅工艺实现的侧向螺线型片上集成电感

提出了一种用常规硅工艺实现的片上集成电感的螺线型新结构．制造工艺使用标准双层金属布线的常规硅工艺．测量了螺线型集成电感的S参数，从测量数据计算了集成电感的参量．实验的侧向螺线型片上集成电感的Q值峰值为1.3，电感量为22nH．对用两层金属层实现的侧向螺线型片上集成电感和单层金属的常规平面螺旋电感的实验结果进行了比较，电感量和Q值与常规平面螺旋电感有可比性．     

新颖的衬底pn结隔离型硅射频集成电感

提出了一种新的减小硅集成电感衬底损耗的方法.这种方法是直接在硅衬底形成间隔的pn结隔离以阻止螺旋电感诱导的涡流.衬底pn结间隔能用标准硅工艺实现而不需另外的工艺.本文设计和制作了硅集成电路,测量了硅集成电感的S参数并且从测量数据提取了电感的参数.研究了衬底结隔离对硅集成电感的品质因素Q的影响.结果表明一定深度的衬底结隔离能够取得很好的效果.在3GHz,衬底pn结隔离能使电感的品质因素Q值提高40%.     

新颖的衬底pn结隔离型硅射频集成电感

提出了一种新的减小硅集成电感衬底损耗的方法 .这种方法是直接在硅衬底形成间隔的 pn结隔离以阻止螺旋电感诱导的涡流 .衬底 pn结间隔能用标准硅工艺实现而不需另外的工艺 .本文设计和制作了硅集成电路 ,测量了硅集成电感的 S参数并且从测量数据提取了电感的参数 .研究了衬底结隔离对硅集成电感的品质因素 Q的影响 .结果表明一定深度的衬底结隔离能够取得很好的效果 .在 3GHz,衬底 pn结隔离能使电感的品质因素 Q值提高4 0 % .     

体硅CMOS射频集成电路中高Q值在片集成电感的实现

制作高Q值在片集成电感一直是体硅CMOS射频集成电路工艺中的一大难点，文章讨论和分析了体硅RF IC工艺中提高在片集成电感Q值的几种常用方法，这些方法都与CMOS工艺兼容。     

适用于高品质射频集成电感的多孔硅新型衬底制备技术

提出了背向选区腐蚀生长多孔硅的集成电感衬底结构．ASITIC模拟证明，该新型衬底结构的集成电感在高频下仍具有较高的品质因子．采用此工艺，在固定腐蚀液配比的条件下，变化电流密度和阳极氧化时间,制备出了高质量的厚膜多孔硅，并测量了多孔硅的生长厚度、孔径大小和表面形貌，得出了多孔硅生长速率随阳极氧化时间和电流密度的变化关系，为背向选区腐蚀工艺制备高品质硅基集成电感奠定了理论和实验基础．     

适用于高品质射频集成电感的多孔硅新型衬底制备技术

提出了背向选区腐蚀生长多孔硅的集成电感衬底结构.ASITIC模拟证明,该新型衬底结构的集成电感在高频下仍具有较高的品质因子.采用此工艺,在固定腐蚀液配比的条件下,变化电流密度和阳极氧化时间,制备出了高质量的厚膜多孔硅,并测量了多孔硅的生长厚度、孔径大小和表面形貌,得出了多孔硅生长速率随阳极氧化时间和电流密度的变化关系,为背向选区腐蚀工艺制备高品质硅基集成电感奠定了理论和实验基础.     

硅衬底上射频集成电感研究

在分析硅衬底上射频螺旋电感物理模型的基础上,从几何参数、工艺参数及电感组成形式考虑,用模拟软件ASITIC(Analysis and Simulation of Spiral Inductors and Transformers for Ics)对影响电感值和Q值及谐振频率的各参数进行全面详尽的模拟,得出了几条实用的设计原则且用此模拟方法与所得结论均可有效地指导射频集成电路中集成电感的设计。     

硅衬底RF集成电路中螺旋电感的建模和分析

对硅衬底RF集成电路中的螺旋电感进行电磁场建模,考虑了衬底损耗效应,并通过电路分析和网络分析技术得到了二端口简化电感模型.该模型在特定的截止频率以下可提供可靠的电路系统仿真.利用该模型分析了硅衬底的损耗对螺旋电感品质因素(Q)的影响.     

硅基RF平面螺旋电感的圈数对品质因子的影响

从硅衬底RF集成电路中平面螺旋电感的品质因子Q的表达式出发,采用ADS软件模拟计算了平面螺旋集成电感L值与品质因子Q值.通过两组电感Q值的对比,发现品质因子Q随着电感圈数的增加而减小.以电感值为3 2 8nH的设计为例,将电感圈数从2增加到6 ,计算得到的品质因子Q从4 3(@1 1GHz)降低到2 7(@1 4GHz) ,模拟计算结果与理论分析相吻合.该分析和结论将对硅衬底RF集成电路中片上电感的设计具有重要的指导意义     

硅基RF平面螺旋电感的圈数对品质因子的影响

从硅衬底RF集成电路中平面螺旋电感的品质因子Q的表达式出发,采用ADS软件模拟计算了平面螺旋集成电感L值与品质因子Q值.通过两组电感Q值的对比,发现品质因子Q随着电感圈数的增加而减小.以电感值为3.28nH的设计为例,将电感圈数从2增加到6,计算得到的品质因子Q从4.3(@1.1GHz)降低到2.7(@1.4GHz),模拟计算结果与理论分析相吻合.该分析和结论将对硅衬底RF集成电路中片上电感的设计具有重要的指导意义.     

衬底结构特征对硅基螺旋电感性能的影响

使用三维电磁场模拟的方法对不同硅衬底结构螺旋电感进行了模拟和分析.通过改变衬底的电导率、隔离层的厚度以及隔离层的材料、衬底引入硅锗合金层等模拟,分析了电感性能的变化.结果表明随着电导率的减小,电感的性能会增强,但改善的幅度会逐渐减小.厚的SiO2隔离层有利于减小衬底损耗,但是会给工艺增加难度.采用低k材料作为隔离层是改善电感性能的一种比较理想的方法.     

隐埋电感工艺的开发与研究

通过蚀刻铜箔结合导通孔连接的方法在四层PCB中制得了大小从120 nH到1 400 nH的三维螺旋隐埋电感,品质因数分别为6～31(测量频率为1 MHz)。所制得隐埋电感既包括垂直轴线,也包括水平轴线三维螺旋隐埋电感线圈;既包括平面螺旋电感和三维螺旋线圈,又包括两者的复合。另外通过对比研究不同物理参数对垂直轴线三维隐埋电感的影响,结果发现在相同周长的情况下,圆形电感略优于方形电感;电感大小和线圈的面积及圈数成正比,与线圈间距成反比;品质因数随着线圈的面积、圈数和线圈间距的变化而略有变化。     

硅基螺旋电感的几何参数设计和优化

使用三维电磁场模拟的方法对相同硅衬底结构下不同布图结构的螺旋电感进行了模拟和分析.通过改变电感匝数、电感金属的宽度和间隔以及电感的内径,模拟和分析了电感性能的变化.给出了引起电感性能变化的原因.结果表明优化电感的几何参数可以有效地改善电感性能.得出了一些实用的设计原则,可有效地指导射频集成电路中集成电感的设计.     

基于TSV的三维集成螺旋电感等效电路模型

基于硅通孔(TSV)技术,可以实现微米级三维无源电感的片上集成,可应用于微波/射频电路及系统的微型化、一体化三维集成。考虑到三维集成电路及系统中复杂、高密度的电磁环境,在TSV电感的设计和使用中,必须对其电路性能及各项参数指标进行精确评估及建模。采用解析方法对电感进行等效电路构建和寄生参数建模,并通过流片测试对模型进行了验证。结果表明,模型的S参数结果与三维仿真结果吻合良好,证实了等效电路构建的精确性。采用所建立的等效电路模型可以提高TSV电感的设计精度和仿真效率,解决微波电路设计及三维电磁场仿真过程中硬件配置要求高、仿真速度慢等问题。     

硅基平面螺旋电感的等效电路模型和参数提取

针对螺旋电感传统等效电路模型的不足,提出了一种改进形式的集总参数等效电路模型.该等效电路模型能很好地反映出电感参数随频率变化的实际效应,可适用于从低频到自谐振频率的宽频带范围.同时,应用电磁场全波分析方法对CMOS工艺下平面螺旋电感进行仿真分析.从得到的散射参数中提取电感L、Q值及自谐振频率.基于参数优化和曲线拟合技术,给出了等效电路模型中各个元件值的多变量闭合表达式.这些表达式可方便地用于集成电路的设计和优化,从而提高电路设计的性能和效率.     

硅集成器件工艺中的二次缺陷

本文从硅材料质量与器件关系研究入手，对工艺中发现的滑移位错、失配位错、热氧化堆垛层错，以及微缺陷等几种二次缺陷进行了研究，并试图对它们的性质、工艺中的变化、产生原因及消除办法进行归纳，以便对有关工作有所裨益。     

氧化多孔硅上制作Cu电感的研究

给出了一种厚膜氧化多孔硅(OPS)层上制作Cu电感的新型工艺技术。由于OPS是一种低损耗的材料,铜的电阻率很低,采用OPS隔离硅衬底和Cu线圈能够降低电感的寄生损耗,提高电感Q值。实验过程中将孔隙度>56%的多孔硅厚膜利用两步氧化法氧化为OPS厚膜,通过种子层溅射/光刻/电镀Cu/刻蚀种子层的方法完成了Cu线圈的电镀。获得了1nH的电感,其Q值在10GHz的频率下达到了9,电感的自谐振频率超过20GHz。     

影响集成电感性能的关键因素

片上集成电感是单片集成射频电路、微波电路及光电集成电路中不可缺少的重要元件。高Q值的片上集成电感是IC工作者追求的目标。衬底损耗和金属损耗一直被认为是限制集成电感品质的主要因素,文中实例为证,在尽量消除衬底损耗和减小金属损耗条件下。得出它们并不是片上集成电感的决定性限制因素。本文从电感的定义出发,得出电感螺旋线之间磁通量的相互抵消是集成电感不能获得高Q值的决定因素。并通过螺旋电感的模拟计算和结合已有的实验,对此论点进行了论证。     

改善硅基螺旋电感品质因数的厚铝膜干法刻蚀

提出了一种用于改善硅基螺旋电感品质因数的厚铝膜干法刻蚀技术;这种技术利用氧化硅和光刻胶双层复合掩模来掩蔽厚铝的干法刻蚀,完全兼容于CMOS工艺;应用于双层铝布线,实现了最大厚度达到6μm的顶层铝,显著地减小了螺旋电感的串联电阻,提高了品质因数;该技术同高阻SOI衬底技术相结合,制造的10nH螺旋电感的最大品质因数达到8.6。