基于SETMOS的CNN结构分析及实现

分析了单电子晶体管(SET)和金属氧化物半导体(MOS)的混合器件——SETMOS所具有的特性,利用补偿原理设计了细胞神经网络(CNN)结构的细胞体电路、分段线性模块、A模板和B模板电路,得到了由SETMOS构成的CNN具体电路。仿真结果表明,所设计的硬件电路结构简单,静态功耗低,约200nW,有利于进一步提高集成电路的集成度,为相关工程领域的实际应用提供了新方法。     

一种基于多输入单电子晶体管的比较器电路

基于多输入单电子晶体管(SET)的Ⅰ-Ⅴ特性和CMOS数字电路的设计思想,提出了一种由18个互补型SET和1个双栅极SET构成的1位比较器电路结构.该比较器优点为:利用一个双栅极SET的固有特性,使异或逻辑块得到了简化,减少了晶体管的数目;电压兼容性好,输入和输出高低电平都接近0.02 V和0 V;静态总功耗低(6.42 pW).仿真结果验证了电路的正确性.     

一种基于单电子隧穿结和MOS晶体管的混合随机数发生器

提出了一种新颖的单电子随机数发生器(RNG).该随机数发生器由多个单电子隧穿结(MTJ)以及单电子晶体管(SET)/MOS管混合输出电路组成.MTJ被用于实现一个高频率的振荡器.它利用了电子隧穿的物理随机性得到了很大的振荡频率漂移.SET/MOS管输出电路放大并输出MTJ振荡器的输出信号.该信号经过一个低频信号采样后,产生随机数序列.所提出的随机数发生器使用简单的电路结构产生了高质量的随机数序列.它具有简单的结构,输出随机数的速度可以高达1GHz.同时,该电路还具有带负载能力以及很低的功耗.这种新颖的随机数发生器对未来的密码和通讯系统具有一定的应用前景.     

一种基于单电子隧穿结和MOS晶体管的混合随机数发生器

提出了一种新颖的单电子随机数发生器(RNG).该随机数发生器由多个单电子隧穿结(MTJ)以及单电子晶体管(SET)/MOS管混合输出电路组成.MTJ被用于实现一个高频率的振荡器.它利用了电子隧穿的物理随机性得到了很大的振荡频率漂移.SET/MOS管输出电路放大并输出MTJ振荡器的输出信号.该信号经过一个低频信号采样后,产生随机数序列.所提出的随机数发生器使用简单的电路结构产生了高质量的随机数序列.它具有简单的结构,输出随机数的速度可以高达1GHz.同时,该电路还具有带负载能力以及很低的功耗.这种新颖的随机数发生器对未来的密码和通讯系统具有一定的应用前景.     

基于SET/MOS混合结构的译码器电路的设计

基于SET的I-V特性以及SET与MOS管互补的特性,以MOS管的逻辑电路为设计思想,首先提出了一个SET/MOS混合结构的反相器,进而推出或非门电路,并最终实现了一个唯一地址译码器.通过SET和MOS管两者的混合构建的电路与纯SET实现的电路相比,电路的带负载能力增强;与纯MOS晶体管实现的电路相比,电路同样仅需要单电源供电,且元器件数目得到了减少,电路的静态功耗大大降低.仿真结果验证了电路设计的正确性.     

基于SET/MOS混合结构的只读存储器设计

结合单电子晶体管的I-V特性和传统的CMOS工艺设计存储器的思想,设计实现了4×4位的只读存储器电路.该电路各主要组成部分均由单电子晶体管和MOS管的混合结构构成,通过对该电路进行SPICE仿真分析,验证了电路设计的正确性.研究表明,只读存储器的取数时间达到了纳秒级;该电路与纯SET实现的电路相比,驱动能力得到了提高;与传统晶体管实现的电路相比,具有高集成度、低功耗等优点.     

一种基于单电子晶体管的二阶低通滤波器

在研完单电子晶体管(SET)I-V特性的基础上，阐明了一种分区处理法，设计了一个SET积分器电路。并据此实现了一个SET二阶低通滤波器，说明了该滤波器的工作条件、结构、性能、参数和特点。仿真结果表明，该滤波器的传输特性与采用其它两种方法描述SET I-V特性所构成的滤波器的传输特性有良好的一致性。文中所提出的SET I-V特性分区处理法，同样适用于SET在其它功能电路中的应用。     

基于单电子晶体管的类双涡卷混沌电路

基于单电子晶体管的特性,利用电流模式技术,提出一种单电子晶体管(SET)的混沌电路实现方法.全SET混沌电路的实现,更加便于用集成电路实现,并降低了工作电压,提高了工作频率带宽.利用SPICE对电路进行仿真,结果验证了电路实现的正确性.     

基于单电子晶体管细胞神经网络的实现方法

基于单电子晶体管(SET)的I-V特性和CNN细胞单元的硬件结构原理，给出了三种基于SET的CNN硬件电路具体实现方法：一是基于SET的库仑振荡特性和CMOS数字电路的设计思想方法；二是根据细胞单元的等效结构分块实现方法；三是基于SET阵列的传输特性实现CNN方法，并重点阐述了后两种SET的CNN实现方法，分析了它们的优缺点。     

纳米级SET/CMOS混合器件的研究进展

SET/CMOS作为一种单电子晶体管与纳米级CMOS混合结构的新兴纳米电子器件,不仅实现两者优势互补,而且其突出的功能特性极大影响着电路微型化发展的道路。从SET/CMOS的串联和并联两种基本结构出发,阐述了各自的工作原理与特性、进而介绍了该混合器件目前在实验室制备、电路设计以及数值模拟研究方面的现状,最后讨论了器件在发展中尚需解决的问题及其应用前景。SET/CMOS的容错电路及互连结构新型设计将会加速实用化的进程,使集成电路产生质的飞跃,进而有望实现超高密度的信息存储和超高速信息处理,并将在未来智能计算机、通信设备和自动化方面发挥重要作用。     

On the optimal characteristics of a memoryless power amplifier system

The performance of the piecewise linear limiter with multi-carrier input signal with arbitrary carrier amplitudes is analysed by using a simple, accurate and general approach. The limiter characteristic is expanded as an infinite Fourier series and convergent series expressions are obtained for the output carriers and intermodu-lation products. The special case of an input consisting of two equal-amplitude carriers is considered in detail and the results are found to be very accurate. This result will help in deciding whether the piecewise linear limiter will produce optimal or suboptimal results under specific traffic and criterion of optimality.     

A New Piecewise Approach for Nonuniformity Correction in IRFPA

Considering different detector in IRFPA has different nonlinear response characteristic, a novel piecewise linear connection scheme for nonuniformity correction in IRFPA is proposed in this paper. Comparing to the widely used piecewise linear correction, the proposed scheme tries to find the n-segment piecewise straight-line which strives for going near (not always through) all available calibration points, rather than just passes through some n + 1 calibration points. Since each detector's output is corrected to the expected correction value as near as possible, the new scheme can achieve better NUC performance within the whole calibration range than that of the old one. The comparison experiment with simulated data and real IRFPA infrared data shows that the performance of this approach is more perfect than that of the old piecewise linear algorithm.     

分段线性脉冲神经元模型的动力学特性分析

 结合Hodgkin-Huxley神经元模型的动力学特性与Integrate-and-Fire神经元模型的解析特性,提出了一种新的二维分段线性脉冲神经元模型.该模型的优点在于既可通过分叉理论对兴奋性系统进行定性描述,又可通过状态变量的解析式对神经元行为进行定量分析.通过详细的分析,发现该模型具有许多一维Integrate-and-Fire神经元模型所不具有的新的神经计算特性.在实验中,应用该模型模拟了大部分已知皮层神经元的脉冲和簇放电行为.     

Ferroelectric neuron integrated circuits using SrBi2Ta2O9-gate FET's and CMOS Schmitt-triggeroscillators

A pulse frequency modulation (PFM) type ferroelectric neuron circuit composed of a metal-ferroelectric-semiconductor field effect transistor (MFSFET) and a CMOS Schmitt-trigger oscillator was fabricated on an SOI structure, in which SrBi₂Ta₂O₉ (SBT) was used as a ferroelectric gate material of the FET. It was found that the fabricated MFSFET showed a relatively good I_D-V_G (drain current versus gate voltage) characteristic with a hysteresis loop due to the ferroelectricity of the SBT film and that it acted as a synapse device with adaptive-learning function. It was also found that the output pulse height of the circuit was as high as the power supply voltage and that output pulse frequency was changed as the number of applied input pulses increased     

基于大功率放大器估计器的自适应预失真技术

本文提出了一种用于正交频分复用（OFDM）系统中由大功率放大器引起的非线性失真的有效的数字自适应补偿方法。该方法是通过对大功率放大器的非线性特性进行分段估计,然后对其逐段取逆变换来调节大功率放大器的预失真器的非线性参数,以达到预失真补偿的目的。计算机仿真结果表明:该方法具有收敛速度快、需要动态存储器（RAM）少、补偿效果好等特点。     

电流模降压DC-DC内部补偿研究

利用片内补偿实现了一款单片电流模降压型DC-DC变换器。设计的分段线性斜坡补偿电路大大缓解了传统线性方法的过补偿问题,提高了系统响应速度。集成的RC频率补偿结构克服了稳定性对输出负载以及陶瓷输出电容ESR的依赖,简化了设计,节省了PCB面积。芯片基于标准0.5μm CMOS工艺实现,内部补偿实现了良好的环路稳定性,负载调整率以及线性调整率均小于0.4%,400 mA负载阶跃对应输出电压的响应时间小于8μs。同步整流技术使得效率高达94%。     

温度、密度对磁化等离子体光子晶体的影响

为了研究温度、密度对磁化等离子体光子晶体禁带特性的影响,采用在等温近似的条件下,磁化等离子体的分段线形电流密度卷积时域有限差分算法研究了1维磁化等离子体光子晶体的禁带特性。以高斯脉冲为激励源,用算法公式得到的电磁波透射系数来讨论了温度、等离子体层密度对其禁带特性的影响。结果表明,改变温度和等离子体层密度分布可以实现对禁带的控制。     

Accurate Calculation of TWT Intermodulation in the Many-Carrier Case

The formulas derived by Stette [1] permit the calculation of TWT output carrier power and intermod power when the input to the TWT consists of an infinite number of infinitesimal carriers. The formulas for these quantities involve an integration of the TWT singlecarrier characteristic over a semi-infinite range, and for most of the TWT's one considers, a simple approximation of the integration by a summation gives satisfactory answers. However, when one considers special TWT's, e.g., linearized TWT's or the piecewise linear limiter [2], simple approximations are often not good enough. To get accurate results, a multipoint Gaussian quadrature must be used.     

An analog BiCMOS Hopfield neuron

We present an analog BiCMOS neuron circuit with linear input synapses which implements the standard Hopfield neuron model. The use of bipolar transistors allows linear multiplication, exact replication of the sigmoid function, and precise linear gain control. SPICE simulations are presented which demonstrate the properties of the neuron. The use of the basic neuron structure to build multilayer networks is discussed, as are some large-scale integration issues.