石英挠性加速度计数字再平衡回路设计

针对传统石英挠性加速度计模拟再平衡回路的不足,研究设计了一种加速度计数字再平衡回路.通过系统参数辨识的方法,获得加速度计表头的数学模型;采用增量式PID控制算法,设计加速度计闭环系统;在硬件结构上选用浮点型DSP作为控制单元,采用外扩式AD/DA模块,提高转换精度.实验结果表明:加速度计系统带宽为190 Hz,响应时间为1.6ms,稳态误差为0.所设计的数字再平衡回路有效改善了系统动静态特性,提高了输出精度.     

基于电容桥的差动电容检测方法

数字闭环石英挠性加速度计系统主要由石英挠性加速度计表头和数字检测电路组成,其极限精度取决于差动电容检测电路的灵敏度。针对数字闭环石英挠性加速度计前端差动电容检测的需求,给出了一种基于电容桥的差动电容检测方法。利用数字电路产生高频方波进行单载波调制,同时利用交流电容桥结构对载波信号进行处理,并设计后续的差分放大电路对载波信号进一步处理最终实现对微弱差动电容变化的检测。经过实验验证,检测电路对电容的检测最终实现最小分辨率约为1. 8 f F(对应加速度变化1μgn)。     

石英挠性加速度计的误差补偿模型的研究

为了确保捷联惯导系统中加速度计的性能,研究了CHJN-2A石英挠性加速度计的静态输出特性.通过大量的重复性静态实验测试,分析了石英挠性加速度计的误差来源,并建立了影响导航系统定位精度的主要误差补偿的数学模型.结果表明,CHJN-2A石英挠性加速度计的输出特性具有较好的重复性,可以通过软件进行补偿提高它的精度.     

石英挠性加速度计数字闭环检测电路噪声研究

为解决目前数字闭环石英挠性加速度计(Digital Closed-Loop quartz flex Accelerometer,DCLA)实测精度与其理论极限精度存在一个数量级的问题,进行DCLA闭环检测电路噪声分析。建立闭环系统误差模型,采用噪声逐级检测的方法,搭建基于噪声分离的开环噪声测试平台,确定差动电容检测环节(C/V)是影响系统精度的主要因素。在此基础上,对改进后的试验样机开展零偏稳定性测试,并对试验结果进行Allan方差分析。实验结果表明,改进后的DCLA系统精度由65.49μg提高到12.24μg,与理论精度基本一致,充分验证了理论分析方法的正确性,为进一步改善和优化数字闭环加速度计系统提供指导和依据。     

三轴一体石英挠性加速度计标定数学建模与误差分析

为了提高加速度计标定精度,针对三轴一体石英挠性加速度计确定性误差特性和工程安装特点,基于笛卡尔空间坐标系之间的转换,推导加速度计坐标系与载体坐标系之间的转换矩阵,建立三种石英挠性加速度计线性标定数学模型.仿真和导航实验结果表明:三轴一体石英挠性加速度计标定数学模型误差引起捷联惯性导航系统速度误差、位置误差和姿态误差,且姿态误差和位置误差包含常值分量;所有误差均包含舒勒周期振荡和傅科周期振荡,傅科周期振荡调节舒勒周期振荡.     

石英挠性加速度计正交双表测试方法研究

给出了在转台上标定石英挠性加速度计的正交双表测试方法。分析了转台误差源对加速度计误差模型辨识的影响,建立了g^2观测法的辨识模型,并在转台上进行了20位置试验。试验结果表明：正交双表法可以降低设备转角误差对加速度计模型参数估计结果的影响,从而显著提高加速度计测试精度。     

石英挠性摆式加速度计闭环检测电路设计

设计了一种用于石英挠性加速度计系统中的闭环检测电路。开发了基于单载波调制的电容检测电路和伺服驱动电路,在功率放大电路前引入校正环节,提高加速度计系统的动静态性能。实验结果表明,电容检测电路线性度好,分辨力可达到10-16F量级,可检测到的上限差值电容约为7 pF。对加速度计表头进行了重力场翻滚试验,采用四点法对实验结果进行分析,得到了加速度计输出表达式。     

数字闭环石英挠性加速度计表头离散化研究

数字闭环加速度计可以解决传统模拟加速度计在输出电流到数字量(I/D)转换中带来的精度损失问题,而为实现数字闭环需将加速度计表头进行离散化.针对这一问题提出了一种表头离散化方法,将石英摆片、采样开关与零阶保持器整体离散化.建立数字闭环系统离散域数学模型,基于此模型进行仿真研究,仿真表明:此离散化方法可行,系统阶跃响应超调在10％左右,闭环带宽达到300 Hz以上.将其应用在数字闭环加速度计的实验系统,验证了仿真结果,为数字闭环加速度计的深入研究提供必要的理论指导和实验基础.     

石英挠性加速度计数字闭环控制研究

数字化石英挠性加速度计因其可靠性高、易于集成等优点而成为石英挠性加速度计发展的一个新趋势。现有的石英挠性加速度计数字闭环控制多采用PID算法,但是该算法存在系统超调大、调节时间长、控制精度低的问题。针对这一问题,提出了基于最少拍无纹波的数字闭环控制算法。仿真证明：在相同的带宽和采样频率下,该算法的系统超调远小于5%,调节时间只需3个采样周期,稳态误差远小于0.001%,这些性能均优于PID算法。     

石英挠性加速度计在线测试与分析系统

石英挠性加速度计评价指标主要由零偏和标度因数组成。长期监测石英挠性加速度计的输出特性,能有效地分析其性能退化过程。针对石英挠性加速度计实时性能评测、参数建模等需求,设计了一种基于无线传感器网络的无线采集与实时分析处理系统。系统以CC2530为核心,设计了无线传感器节点,采用Z-stack构建无线自组织网络;采用Mesh拓扑结构,集成以24位AD7734芯片为核心的模数转换电路,实现了石英挠性加速度计信号的高精度模数转换与无线传输。设计了可视化上位机终端控制台,实现了测控网络节点管理、远程控制、数据实时分析及加速度的零偏和标度因数的在线计算。设计了节点唯一标志,实现了网络数据的快速分类和管理。系统可容纳节点个数大于40,节点采样误差为0.033 9 m V,实现了加速度计的长期自动化数据采集。     

基于DSP的数字磁通门传感器设计

针对传统磁通门传感器模拟电路受温度影响较大的问题,设计了一种基于DSP的数字式闭环磁通门传感器.传感器的模拟电路由AD转换器、DSP和DA转换器取代,滤波、相敏整流和积分等关键环节采用DSP软件编程实现,模拟电路的减少增强了系统的稳定性.传感器的精度和稳定性主要取决于位于反馈回路的DA转换器,采用高分辨率、高稳定的DA转换器芯片可有效提高传感器的温度性能.详细介绍了该磁通门传感器系统的硬件结构、软件设计和实验结果.结果显示:系统零点温度系数为8.9×10-7/℃,灵敏度温度系数为3.9×10-6/℃,25℃时线性度达到了9.4×10-5.     

改善数字式加速度计处理电路温度稳定性的一种方法

介绍了一种电容式微机械加速度计的数字化处理电路,并重点介绍了数模转换器和模数转换器的温度特性。提出通过将调幅信号与载波信号进行相除运算,来显著的改善由于模数转换器和数模转换器引起的加速度计系统稳定性恶化现象。根据载波信号具有的一些与调幅信号不同的特性,运用方波解调的思想,设计了简化的数字方波解调算法对载波信号进行数字解调,这个算法可以节约大量的FPGA硬件资源,并且可以在解调时实现相位自动对准。     

高精度电容式MEMS加速度计系统设计

在传统Σ-Δ架构基础上,引入了低精度高速模/数转换器(ADC),将前置放大器输出的模拟电压信号转换为数字信号,有利于简化电容式微电子机械系统(MEMS)加速度计系统模拟接口电路设计.在嵌入ADC的MEMS加速度系统中,采用过采样平均数字算法对信号进行估计,有效降低系统对前置放大器噪声性能的需求,利于实现低功耗和高精度的设计目标.仿真结果表明:与未采用过采样平均技术相比,当前置放大器输出等效噪声大于1μV/Hz时,系统的信噪比(SNR)提高了约10dB.     

基于∑-△M的五阶MFLR数字微加速度计闭环控制系统

为了进一步抑制加速度计信号带宽范围内的噪声,提出并设计了一种基于∑-△M的五阶多反馈谐振式（MFLR）微机械加速度计闭环控制系统,该系统通过增加额外的内部负反馈对量化噪声进行再一次整形.微机械加速度计结构为一种全差分式结构,在结构层厚度为60 μm、基底层厚度为400μm的SOI硅片上,经过光刻、溅射、深度反应离子刻蚀等工艺步骤加工而成.整个闭环控制系统的Matlab/Simulink模型首先被建立,然后采用“单位圆分析法”进行系统参数的设定,系统仿真显示：当输入幅值1gn、频率128Hz的加速度信号时,加速度计的噪声为-136.2 dB,与传统五阶MF结构的∑-△M闭环控制系统相比,在0 ～500 Hz信号带宽范围内的噪声降低了7.9dB.最后整个系统在四层PCB电路板上进行了功能性验证和测试.     

基于MEMS惯性传感器的行人航位推算系统

提出一种基于低成本MEMS自包含传感器,能自主完成数据采集、数据处理的行人航位推算（PDR）系统.硬件平台集成三轴加速度计、三轴陀螺仪、三轴数字罗盘及气压计,不需任何额外设施.通过自包含传感器测量行人行走的步长、方位及高度,实现行人室内、外三维定位.采用加速度信号实现跨步探测和步长估计.利用互补滤波器融合加速度计、陀螺仪和数字罗盘数据,矫正陀螺仪的测量误差和磁场干扰对数字罗盘的影响,提高行人行走的方位精度.测试结果表明：系统的定位误差低于行进距离的4％,满足行人定位要求.验证了系统的有效性和可靠性.     

微弱信号的高精度数据采集系统

针对加速度计输出信号微弱的特点,提出了一种基于TMS320F28335、CPLD以及AD7760的高精度数据采集系统设计．加速度计的输出信号经过信号调理电路后进入24位精度AD7760完成模数转换,DSPTMS320F28335作为主控制器,辅以CPLD完成对AD7760转换数据的读取操作,并将数据通过串口发送到上位机．详细介绍了系统的硬件电路设计,包括信号调理电路以及ADC、CPLD、DSP之间的接口电路设计,并介绍了系统的软件设计．实验结果表明,设计的数据采集系统能够完成微弱信号的数据采集任务．     

基于TMS320F2812控制器的双轴指向控制系统的设计与实现

当前太阳能获取设备（如太阳能电池、太阳能热水器等）都采用的是固定装置。针对这些设备不能始终保持正面朝向太阳光线,自动化水平低等缺点,采用数字处理芯片TMS320F2812作为伺服控制器（SC）,结合可编程逻辑器件EPM7128、测速机、ADS8364等器件设计了一个全数字化双轴指向控制系统,并从控制器的选择、PWM调宽波的生成、速度位置信号的检测、模数数模转化以及上位机的通信等方面详细的给出了系统的实现方案。系统可以在人工参与半自动和全自动不同的方式下工作,解决了自动化水平低的问题。测试表明该系统工作稳定,跟踪精度也达到设计要求。     

Quantization errors in digital control systems

An analytic study was conducted to develop a quantitative expression for the errors due to quantization (round-off) in digital control systems. An upper bound on the error in the output that was caused by quantization became available for two different sampling rates by describing a typical digital control system in terms of its state variables. The amount of the error introduced in the output by any one quantization operation was found to depend upon the sampling rate, system time constants, and the form of the controller chosen for system compensation. For a third-order plant, preceded by a zero-order hold circuit and compensated by a controller that provided a response dominated by a closed-loop pole pair with a damping ratio of 0.7, the error due to quantization was determined to be approximately ten times the value of the quantizing level. The error was reduced to six times the quantizing level by increasing the sampling rate by a factor of 2, to 20 per second. The results of the study furnished a convenient procedure for analyzing quantization in a digital control system and led to a specification on the precision required in the digital controller and the necessary encoding equipment.     

Scalable hybrid computation with spikes

We outline a hybrid analog-digital scheme for computing with three important features that enable it to scale to systems of large complexity: First, like digital computation, which uses several one-bit precise logical units to collectively compute a precise answer to a computation, the hybrid scheme uses several moderate-precision analog units to collectively compute a precise answer to a computation. Second, frequent discrete signal restoration of the analog information prevents analog noise and offset from degrading the computation. And, third, a state machine enables complex computations to be created using a sequence of elementary computations. A natural choice for implementing this hybrid scheme is one based on spikes because spike-count codes are digital, while spike-time codes are analog. We illustrate how spikes afford easy ways to implement all three components of scalable hybrid computation. First, as an important example of distributed analog computation, we show how spikes can create a distributed modular representation of an analog number by implementing digital carry interactions between spiking analog neurons. Second, we show how signal restoration may be performed by recursive spike-count quantization of spike-time codes. And, third, we use spikes from an analog dynamical system to trigger state transitions in a digital dynamical system, which reconfigures the analog dynamical system using a binary control vector; such feedback interactions between analog and digital dynamical systems create a hybrid state machine (HSM). The HSM extends and expands the concept of a digital finite-state-machine to the hybrid domain. We present experimental data from a two-neuron HSM on a chip that implements error-correcting analog-to-digital conversion with the concurrent use of spike-time and spike-count codes. We also present experimental data from silicon circuits that implement HSM-based pattern recognition using spike-time synchrony. We outline how HSMs may be used to perform learning, vector quantization, spike pattern recognition and generation, and how they may be reconfigured.