超低相位噪声LC压控振荡器的设计

研制出了超低相位噪声压控振荡器,在保证调谐范围的前提下,采取各种措施有效降低了压控振荡器的相位噪声.设计的压控振荡器采用普通环氧板材,表面贴装工艺,国际标准封装,成本低、人工调试量小,适合规模生产.结果表明该产品的频率为796～857 MHz,调谐带宽61 MHz,调谐电压1.8～4.5 V,调谐灵敏度22.5 MHz/V,相位噪声达到-115 dBc/Hz@10 kHz,产品已达到国际各大同类产品的水平.     

单片CMOS UHF RFID阅读器中低噪声LC VCO的设计

设计了一种应用于单片CMOS超高频射频识别阅读器中的低功耗、低相位噪声LC VCO。根据超高频射频识别阅读器的系统架构和协议要求,对本振相位噪声要求做出详细讨论;采用LC滤波器和低压差调压器分别对尾电流源噪声和电源噪声进行抑制,提高了VCO相位噪声性能。电路采用IBM 0.18μm RF CMOS工艺实现,电源电压3.3 V时,偏置电流为4.5 mA,中心频率为1.8 GHz,在频偏1 MHz处,相位噪声为-136.25 dBc/Hz,调谐范围为30%。     

宽带低相噪CMOS LC VCO的设计

设计了一款宽带CMOSLCVCO,在分析VCO相位噪声来源的基础上,对VCO进行了结构优化和噪声滤除,并采用了开关电容阵列以增加带宽。电路采用0.18μmCMOS射频工艺进行流片验证,芯片面积为0.4mm×1mm。测试结果显示:芯片的工作频率为3.34～4.17GHz,中心频率为4.02GHz时输出功率是-9.11dBm,相位噪声为-120dBc/Hz@1MHz,在1.8V工作电压下的功耗为10mW。     

A Low Phase Noise LC VCO in 65 nm CMOS Process Using Rectangular Switching Technique

A low phase noise and low power LC voltage-controlled oscillator (VCO) has been designed using a 65-nm CMOS process. The phase noise is minimized by switching the differential core using a rectangular shaped voltage waveform, which is formed by a harmonic tuned LC tank assisted by a g_m3 boosting circuit. The g_m3 boosting circuit effectively maximizes the slope at the zero crossing point and reduces the transition time in which the switching transistor is operated at the triode region. The rectangular switching technique has improved the phase noise of the oscillator by 10 dB. The 450 mum times 540 mum chip consumes 4.34 mW. The proposed VCO has phase noises of -83.3, -110.7, and -131.8 dBc/Hz at 10 KHz, 100 KHz, and 1 MHz offset frequencies, respectively, from the 1.6-GHz carrier frequency.     

一种宽带低相噪CMOS LC压控振荡器设计

设计了一种频率可调范围约830MHz全集成CMOS LC压控振荡器.该压控振荡器利用了一种改进的四位二进制加权的开关电容阵列扩大了其调谐范围;采用了可变尾电流源设计,使得振荡信号在整个频率范围内幅度变化不大.结果表明,该压控振荡器总调节范围1.12～1.95GHz,功耗为6.5～19.1mW,采用0.35μm CMOS RF工艺设计版图面积为360μm×830μm,工作于1.1GHz和1.9GHz时,1MHz频偏处的单边带相位噪声分别为-122dBc/ Hz、-120dBc/ Hz.     

超宽频带VHF频段CMOS LC VCO

实现了一个宽频带VHF频段CMOS VCO.其最大的改进在于将振荡器中交叉耦合MOS管分为并联可开关的若干段.这样使其特性可以在较大范围内补偿VCO调频过程中状态的变化.该VCO使用标准0.18μmCMOS工艺制作,核心版图面积约为550μm×700μm.测试结果表明:该VCO频率覆盖范围为31～111MHz;功耗为0.3～6.9mW;在100kHz频偏处相位噪声约-110dBc/Hz.     

An Ultra Wideband VHF CMOS LC VCO

实现了一个宽频带VHF频段CMOS VCO.其最大的改进在于将振荡器中交叉耦合MOS管分为并联可开关的若干段.这样使其特性可以在较大范围内补偿VCO调频过程中状态的变化.该VCO使用标准0.18μmCMOS工艺制作,核心版图面积约为550μm×700μm.测试结果表明:该VCO频率覆盖范围为31～111MHz;功耗为0.3～6.9mW;在100kHz频偏处相位噪声约-110dBc/Hz.     

一个新结构低功耗2.5 GHz CMOS LC压控振荡器的设计

压控振荡器是锁相环电路的关键的组成部分之一,采用新的电流复用结构,可以明显降低该电路的功耗,而且由于没有尾电流,新结构还能有效改善电路的相位噪声.在TSMC 0.18 CMOS 1P6M工艺下的仿真结果表明:在1.25 V供电电压下振荡器的调节范围是2.26 GHz到2.76 GHz,在频偏1 MHz处的相位噪声为--130 dBc/Hz,平均功耗不超过1.2 mW.     

数字电视调谐器中低噪声LC VCO的设计

给出了基于0.25μm CMOS工艺的数字电视调谐芯片中宽带低噪声LC VCO的设计,通过对VCO谐振网络的优化设计,显著抑制了flick噪声对相位噪声的影响,使三个波段的VCO的相位噪声有了明显改善,文中重点讨论了中波段VCO谐振网络的设计方法并给出中波段的相位噪声的仿真和测试结果。结果显示在中波段偏移中心频率10k处的相噪能改善5~10dBc,整个中波段相位噪声低于-85dBc/Hz@10kHz,频率覆盖190~530MHz。     

一种高工作频率、低相位噪声的CMOS环形振荡器

采用全开关状态的延时单元和双延时路径两种电路技术设计了一种高工作频率、低相位噪声的环形振荡器。环路级数采用偶数级来获得两路相位相差90°的正交输出时钟,芯片采用台湾TSMC0.18μmCMOS工艺。测试结果表明,振荡器在5GHz的工作频率上,在偏离主频10MHz处相位噪声可达-89.3dB/Hz。采用1.8V电源电压时,电路的功耗为50mW,振荡器核芯面积为60μm×60μm。     

一种核心尺寸可缩放的低相位噪声LC VCO设计

基于TSMC 0.13μm互补金属氧化物半导体(CMOS)工艺,设计了一种用于多标准移动收发机的核心尺寸可缩放LC压控振荡器(VCO)。理论分析表明,当核心电流较小时,较大尺寸的VCO具有较低的相位噪声,而当核心电流较大时,较小尺寸的VCO具有较低的相位噪声,因此,该文将VCO的核心尺寸设置成可随电流变化的缩放尺寸。最终芯片测试结果表明,在核心电流为4.2mA,振荡频率5GHz的情况下,VCO的相位噪声为-121.6dBc/Hz@1 MHz;在核心电流为16 mA,振荡频率5GHz的情况下,VCO的相位噪声为-128.5dBc/Hz@1 MHz。     

宽带低相噪双核压控振荡器

基于同相耦合拓扑结构,分析并设计了一款双核压控振荡器(VCO)。该电路通过将两个相同VCO 核的输出同相相连,实现了在不降低谐振腔Q 值和输出信号幅度的前提下,将谐振腔的有效电感值减小一半,从而降低了输出信号的相位噪声。该芯片采用 TPS 65 nm RFSOI CMOS 工艺制造,包括焊盘在内的芯片面积为1. 04 mm2。测试结果表明,该VCO 可以在8. 600~12. 148 GHz (34. 2%) 的宽频带范围内连续工作,并在8. 841 GHz 处测试的相位噪声为-108. 63 dBc/ Hz@ 1 MHz。当电源电压为1. 2 V 且不考虑测试缓冲器时,该双核VCO 消耗电流为9. 2~11. 1 mA,对应含调谐范围的优值(FOMT)为-183. 39 ~ -187. 13 dBc/ Hz。     

低功耗低噪声正交压控振荡器设计

设计了一种用于WLAN 802.11 n收发机频率合成器的新颖低功耗、低相位噪声正交输出LC电压控制振荡器(QVCO)。电路设计中使用了Cadence IC5.033和ADS2004软件以及TSMC0.18μm CMOS工艺模型库,电路依靠并联的耦合支路相互作用使两个独立压控振荡器输出相位成正交,采用PMOS并联耦合支路和开关控制偏置两种新技术降低了VCO的相位噪声,其仿真结果为1 MHz频偏处-128.6 dBc/Hz和10 kHz频偏处-84 dBc/Hz。采用数字电容阵列提高了QVCO的频率调谐范围,QVCO的频率范围仿真结果为3.1 GHz~4.1 GHz。QVCO的电源电压为1.8 V,功耗17 mW。实现了低功耗正交输出压控振荡器,同时通过新颖的电路设计技术改善了相位噪声,改变了正交输出LC压控振荡器高噪声的传统观念,为今后在正交输出LC压控振荡器的设计提供了一些参考。     

一种低压低相位噪声的C类VCO

提出了一种低压低相位噪声的C类VCO电路。低压条件下,基于振幅反馈环的C类VCO存在振幅小、相位噪声差的问题,可以通过移除尾电流源、增加低通滤波器等方式来改善相位噪声。基于SMIC 0.18 μm CMOS工艺,采用Cadence Spectre EDA软件对VCO进行仿真。结果表明,当载波频率为2.27 GHz时,在1 MHz频偏处VCO的相位噪声为-126 dBc/Hz,在供电电压为0.9 V时,功耗仅为2.5 mW,FOM值为-189 dBc/Hz。     

伪工作点与超宽带CMOS LC VCO设计

为了拓宽CMOS LC VCO的频率覆盖范围,很多工作都集中在扩展LC谐振回路中的电容覆盖.但通过对该VCO在调频状态下的分析表明,除了LC乘积的覆盖范围,在改变输出频率时维持交叉耦合MOS管的工作状态稳定也是获得宽带振荡器的条件之一.固定尺寸的交叉耦合MOS管结构不能满足后一个条件.将交叉耦合MOS管结构分为可开关调节的若干段可以有效地解决上述问题.通过VHF超宽频带CMOS LC VCO的具体设计表明,新电路结构可以获得突破性的频率覆盖.     

宽带LC压控振荡器的相位噪声优化设计

采用0.35 μm BiCMOS工艺,设计了一款基于开关电容阵列结构的宽带LC压控振荡器.同时分析了电路中关键参数对相位噪声的影响.基于对VCO中LC谐振回路品质因数的分析,优化了谐振回路,提高了谐振回路的品质因数以降低VCO的相位噪声.采用噪声滤波技术,减小了电流源晶体管噪声对压控振荡器相位噪声的影响.测试结果表明,优化后的压控振荡器能够覆盖1.96～2.70 GHz的带宽,频偏为100 kHz和1 MHz的相位噪声分别为-105和-128 dBc/Hz,满足了集成锁相环对压控振荡器的指标要求.     

A Low-Voltage and Low-Power 3-GHz CMOS LC VCO for S-Band Wireless Applications

A fully integrated 0.18- \(\upmu \hbox {m}\) CMOS LC-tank voltage-controlled oscillator (VCO) suitable for low-voltage and low-power S-band wireless applications is proposed in this paper. In order to meet the requirement of low voltage applications, a differential configuration with two cross-coupled pairs by adopting admittance-transforming technique is employed. By using forward-body-biased metal oxide semiconductor field effect transistors, the proposed VCO can operate at 0.4 V supply voltage. Despite the low power supply near threshold voltage, the VCO achieves wide tuning range by using a voltage-boosting circuit and the standard mode PMOS varactors in the proposed oscillator architecture. The simulation results show that the proposed VCO achieves phase noise of \(-\) 120.1 dBc/Hz at 1 MHz offset and 39.3 % tuning range while consuming only \(594~\upmu \hbox {W}\) in 0.4 V supply. Figure-of-merit with tuning range of the proposed VCO is \(-\) 192.1 dB at 3 GHz.     

LC VCO相位噪声解析模型的分析

在无线射频接收机中,压控振荡器(VCO)的相位噪声对灵敏度影响很大,因此低相位噪声的VCO设计是人们研究的一个热点.在Hajimiri的相位噪声分析模型的基础上,提出了交叉耦合LC VCO的相位噪声解析模型,模型的计算结果与实际流片测试结果比较接近.该模型可以比较直观地观察相位噪声与电路参数的关系,对VCO的设计有一定的指导作用.     

高速低相位噪声VCO设计

压控振荡器已经成为当今时钟恢复电路和频率合成电路中不可缺少的组成部分。本文分别从压控振荡器的振荡频率和相位噪声两个角度，详细阐述影响VCO性能的因素，并提出相应的改进方法。