一种改进的CCK调制解调方案与FPGA实现

提出了一种新的802.11b无线局域网物理层调制解调方法,可以把传输速率提高到17.6 Mbit/s。基于多相位补偿码理论,给出了16 bit补偿码的表达式和在加性高斯白噪声信道下的性能分析。计算机仿真结果表明,16 bit补偿码比802.11b标准中8 bit补偿码具有更好的性能。最后给出了解码的FWT(fast Walsh transform)算法以及调制解调系统的现场可编程门阵列(FPGA)硬件实现。     

WCDMA系统中Turbo码译码器的FPGA实现——高效实现Log-MAP算法的硬件结构

在深入研究Turbo码译码算法的基础上,提出一种高效实现log-MAP算法的硬件结构,基于此结构实现的用于宽带码分多址系统的Turbo码译码器具有较低的误码率和较小的译码延迟.     

SM4算法的FPGA优化实现方法

数据加密是保证信息安全的重要手段之一.SM4算法具有安全性强、效率高和易于硬件实现等优势,被广泛应用于数据加密领域,而利用硬件特性高效/高速实现SM4算法成为当前研究的热点.针对SM4算法提出的4套硬件架构,并在XILINX KINTEX-7 FPGA上实现.循环型架构面向资源节约优化,消耗193个SLICE,吞吐量为...     

一种基于FPGA的微处理器系统

介绍了一种基于FPGA芯片的微处理器系统，阐述了系统的组成与设计原理，给出了主要的仿真结果，该系统用VHDL语言设计，具有多种指令，可实现四位操作数的各种运算，可用于片上系统的控制模块，充分展示了FPGA的强大功能和优越特性。     

基于FPGA的增量式PID控制器的研究与实现

PID控制器的可靠性与实时性是使运动控制系统精确定位的重要环节,本文在分析数字PID控制算法的基础上,采用现场可编程逻辑门阵列(FPGA),应用自顶向下的设计方法,采用硬件设计语言VHDL语言进行编程,设计了增量式数字PID控制器.仿真结果表明,该设计方法是可行的,设计模块正确.     

一种基于FPGA的微处理器系统

介绍了一种基于FPGA芯片的微处理器系统 ,阐述了系统的组成与设计原理 ,给出了主要的仿真结果 .该系统用VHDL语言设计 ,具有多种指令 ,可实现四位操作数的各种运算 ,可用于片上系统的控制模块 ,充分展示了FPGA的强大功能和优越特性 .     

一种数据加密标准算法的FPGA实现

该文介绍了数据加密标准算法,讨论了该算法的一种IP核设计及其FPGA实现。为了节省硬件的面积资源,重复操作一个轮函数,以时间换空间,从而得到硬件资源占用的最小化;采用ROM实现了数据加密标准算法中关键的S盒变换功能,减少了程序对编译器的依赖性。该设计代码效率高,占用系统资源少,已经在现场可编程门阵列器件上得到了实现。     

心率诊断的FPGA硬件实现及仿真

心电（ECG）信号的检测和分析,是临床了解心脏功能、辅助诊断心血管疾病和评估其他治疗效果的重要手段。对心电信号检测方法进行了扼要分析,给出了一种采用动态阈值来检测R波群的方法。在此基础上提出了一种基于现场可编程门阵列（FPGA）硬件实现心率诊断的方案,结合QuartusⅡ进行软硬件仿真,说明本法对R波的检测和识别是切实可行的,有助于对心电信号诊断的准确判断。     

用FPGA／CPLD实现EDA设计

随着微电子技术的发展，FPGA(现场可编程逻辑门阵列)和CPLD(可编程逻辑器件)在EDA设计中有了很大的发展，系统设计师们自己能设计专用集成电路(ASIC)芯片，大大缩短ASIC的设计周期。作者总结了FPGA、CPLD的特点以及区别，对它们的设计流程进行了介绍，同时分析了FPGA、CPLD在信号处理中心优越性和良好的发展前景。     

FPGA实现DDS控制电路的设计

为了实现幅值在一定范围连续可调，频率范围在1～100kHz、频率步进达到1Hz以下的信号发生器的设计，采用了单片机和EDA相结合的技术。在使用EDA技术中，采用现场可编程门阵列FPGA，使用MAX PLUSⅡ10.0软件。基于VHDL语言和原理图相结合的形式，实现了直接数字频率合成(即DDS)控制技术。基于FPGA的高密度、高速度、现场可编程的能力实现的DDS控制电路，容易满足设计要求，并具有易于调试、修改方便、频率稳定性高等优点。由此组成的DDS与强大的数据处理功能的单片机相结合，可以方便、灵活和准确地实现正弦波、方波、和三角波信号发生器。     

主动队列管理算法的现场可编程门阵列硬件实现方案

提出了主动队列管理(AQM)算法的现场可编程门阵列(FPGA)硬件实现方案,以提高算法的执行速度和实时性,降低路由器的资源占用。编写了串口通信程序来实现FPGA与软路由器(IPCop)的数据传输,并将该实现方案应用于随机早期检验(RED)算法。实验结果表明,在硬件层面上实现了FPGA与路由器的通用通信接口以及RED算法快速、有效的拥塞控制功能,为FPGA实现其他AQM算法提供了一种有效可行的方案。     

高速SDRAM控制器设计的FPGA实现

同步动态存储器(SDRAM)控制器通常用有限状态机实现,对于一般的设计方法,由于状态数量多,状态转换通常伴随大的组合逻辑而影响运行速度,因此,SDRAM控制器的速度限制了SDRAM存储器的访问速度。该文从结构优化入手来优化方法,利用状态机分解的思想将大型SDRAM控制状态机用若干小的子状态机实现,达到简化逻辑的目的,不仅提高了速度还节省了资源,对该类大型SDRAM控制器的实现有一定参考意义。     

用FPGA/CPLD实现EDA设计

随着微电子技术的发展,FPGA(现场可编程逻辑门阵列)和CPLD(可编程逻辑器件)在EDA设计中有了很大的发展,系统设计师们自己能设计专用集成电路(ASIC)芯片,大大缩短ASIC的设计周期。作者总结了FPGA、CPLD的特点以及区别,对它们的设计流程进行了介绍,同时分析了FPGA、CPLD在信号处理中心优越性和良好的发展前景。     

基于FPGA的超高速FFT硬件实现

介绍了频域抽取基二快速傅里叶运算的基本原理;讨论了基于FPGA达4 096点的大点数超高速FFT硬件系统设计与实现方法,当多组大点数进行FFT运算时,利用FPGA内部大容量存储资源,采用乒乓结构进行流型运算,提高FFT运算速度,同时保证结果的准确性;对实际硬件进行了FFT运算测试,测试结果证明了系统的可行性和正确性,并且利用该硬件系统成功完成了星载SAR实时成像处理。     

基于FPGA的数字PID控制器研究

用常规的方法在FPGA上实现PID控制器,要消耗大量的乘法器、加法器和存储器,FPGA的硬件资源不能被合理地利用,而且能耗高。研究在FPGA上采用直接DA(DA-Ⅰ)及改进的DA(DA-Ⅱ)算法,实现数字PID控制器。DA-Ⅰ算法用的加法器、LUT单元和延时模块等,较常规方法要节省许多硬件资源;DA-Ⅱ算法,能进一步减少各单元模块的使用,并应用两级流水线技术,降低能耗。通过对DA-Ⅰ和DA-Ⅱ两种算法实现的PID控制器的比较,在硬件资源、处理速度、复杂程度和能耗等方面,探讨了改进后的PID控制器的性能。     

FPGA的配置及实现

利用Xilinx公司现场可编程门阵列(FPGA)的配置原理,采用串行从模式,实现了MCU控制FPGA的配置．     

FPGA实现DDS控制电路的设计

为了实现幅值在一定范围连续可调,频率范围在1～100kHz、频率步进达到1Hz以下的信号发生器的设计,采用了单片机和EDA相结合的技术。在使用EDA技术中,采用现场可编程门阵列FPGA,使用 MAX+PLUSⅡ10.0软件,基于VHDL语言和原理图相结合的形式,实现了直接数字频率合成(即DDS)控制技术。基于FPGA的高密度、高速度、现场可编程的能力实现的DDS控制电路,容易满足设计要求,并具有易于调试、修改方便、频率稳定性高等优点。由此组成的DDS与强大的数据处理功能的单片机相结合,可以方便、灵活和准确地实现正弦波、方波、和三角波信号发生器。     

Manchester编码器的FPGA设计与实现

介绍一种用现场可编程门阵列FPGA实现Manchester编码器的VHDL设计方案,给出了一些重要模块的VHDL源代码。该设计方案已经用QuartusⅡ综合通过,并适配到具体的FPGA器件APEX20KE系列,时序仿真结果与理论相吻合,时序分析表明数据传输率可达22.5 Mb/s。     

Xilinx.FPGA开发系统的设计实现模式初探

本文介绍一种新型用户现场可编程逻辑门阵列器件(FPGA)的原理、结构及应用意义;着重讨论和分析了用FPGA开发系统进行FPGA的应用数字逻辑系统设计实现的关键部分——不同的设计实现模式的特征、过程和优化特性,指出了不同的设计实现模式对设计结果的影响及设计中的选择依据。     

无线显示适配器的ME结构设计与FPGA实现

为保证无线显示适配器对视频进行实时压缩编码,提出了一种基于全搜索块匹配算法的运动估计硬件结构,并在FPGA上实现。结构采用二维processsing element（PE）阵列,设计的搜索窗寄存器阵列可获得搜素范围数据最高的复用率,经过优化的PE单元结构减少了对硬件资源的需求。实验结果显示,系统运算速度快,PE利用率高,在工作主频35.6 MHz下,能实时完成1 280×720@30fps视频编码,可用于无线显示适配器的编码端。