一种新的部分耗尽SOI器件BTS结构

提出了一种新的部分耗尽SOI体接触技术,与其它体接触技术相比,该方法可以有效抑制SOI器件的浮体效应。形成多晶硅栅之前在源区进行大剂量P＋杂质注入,然后形成非对称源区浅结结构。然后生长硅化物电极,厚的硅化物穿透源区浅结与下面高浓度的体区形成欧姆接触。二维器件模拟表明该结构可以有效降低强反型区体区电势,从而抑制了浮体效应。     

部分耗尽SOI工艺器件辐射效应的研究

对0.13μm部分耗尽SOI工艺的抗辐射特性进行了研究.首先通过三维仿真研究了单粒子事件中的器件敏感区域,随后通过实验分析了器件的总剂量效应.三维仿真研究了离子入射位置不同时SOI NMOS器件的寄生双极效应和电荷收集现象,结果表明,离子入射在晶体管的体区和漏区时,均可以引起较大水平的电荷收集.对SRAM单元的单粒子翻转效应(SEU)进行了仿真,结果表明,体区和反偏的漏区都是翻转的敏感区域.通过辐照实验分析了器件的总剂量效应,在该工艺下对于隐埋氧化层,关断状态是比传输门状态更劣的辐射偏置条件.     

采用半背沟注入提高部分耗尽SOI nMOSFETs的漏源击穿电压

制备了采用半背沟注入的浮体和体接触部分耗尽SOI nMOSFETs.测试结果表明这样的器件相对于传统的部分耗尽SOI nMOSFETs来说,在提高击穿电压和延缓翘曲现象发生方面有良好的表现,并且背栅阈值电压没有太大的变化.数值模拟表明降低的电场有助于击穿特性的提高和翘曲现象的延缓.详细分析了提高击穿特性和延缓翘曲效应的原因.     

部分耗尽SOI体接触nMOS器件的关态击穿特性

分别采用具有硅化物和不具有硅化物的SOI工艺制成了部分耗尽SOI体接触nMOS晶体管.在体接触浮空和接地的条件下测量了器件的关态击穿特性.通过使用二维工艺器件模拟,并测量漏体结的击穿特性,详细讨论和分析了所制成器件击穿特性的差异和击穿机制.在此基础上,提出了一个提高PD-SOI体接触nMOS击穿特性的方法.     

0.5μm部分耗尽SOI NMOSFET热载流子可靠性研究

对0.5μm部分耗尽SOI NMOSFET热载流子的可靠性进行了研究。在Vds=5V,Vgs=2.1V的条件下,加电1 000s后,宽长比为4/0.5的部分耗尽SOI H型栅NMOSFET的前栅阈值电压的漂移(ΔVt/Vt)和跨导的退化(Δgm/gm)分别为0.23%和2.98%。以器件最大跨导gm退化10%时所对应的时间作为器件寿命,依据幸运电子模型,0.5μm部分耗尽SOI NMOSFET寿命可达16.82年。     

部分耗尽型SOI CMOS模拟电路设计研究

介绍了部分耗尽型SOI MOS器件浮体状态下的Kink效应及对模拟电路的影响.阐述了4种常用体接触方式及其他消除部分耗尽型SOI MOS器件Kink效应的工艺方法,同时给出了部分耗尽型SOIMOSFET工作在浮体状态下时模拟电路的设计方法.     

采用非对称结构和注Ge的部分耗尽SOI nMOSFET的浮体效应

研究了一种采用非对称结构和注Ge的部分耗尽0.8μm SOI nMOSFET的浮体效应,实验结果表明这种结构能够提高漏端击穿电压约1V,减轻反常亚阈值斜率和kink现象.浮体效应的减少是由于源区的浅结和注Ge 引入的晶体缺陷减少了寄生的横向npn晶体管的电流增益.     

采用非对称结构和注Ge的部分耗尽SOI nMOSFET的浮体效应

研究了一种采用非对称结构和注Ge的部分耗尽0.8μm SOI nMOSFET的浮体效应,实验结果表明这种结构能够提高漏端击穿电压约1V,减轻反常亚阈值斜率和kink现象.浮体效应的减少是由于源区的浅结和注Ge 引入的晶体缺陷减少了寄生的横向npn晶体管的电流增益.     

40nm工艺下反向窄沟道效应对VLSI电路设计的影响

反向窄沟道效应(INWE)是纳米级工艺下较为明显的版图效应,它使MOS管阈值电压Vth随着OD(扩散区)宽度的下降而下降,由此使得饱和电流Idsat提高并最终影响器件的速度.重点阐述了产生INWE的原因,同时将INWE考虑在标准单元库的设计当中.以TSMC N40LP 12T标准单元库为基础,根据INWE现象重新对电路结构(Circuit Structure)和版图(Layout)进行设计,最终能够在原有版图面积下整体性能提升5%以上,整体功耗升高控制在2%以内,从而得到有着更好PPA(Power Performance Area)指标的标准单元库器件.     

部分耗尽SOI MOSFETs中沟道的非对称掺杂效应

利用二维模拟软件对部分耗尽SoI器件中的非对称掺杂沟道效应进行了模拟.详细地研究了该结构器件的电学性能,如输出特性,击穿特性.通过本文模拟发现部分耗尽SOI非对称掺杂沟道相比传统的部分耗尽SOI,能抑制浮体效应,改善器件的击穿特性.同时跟已有的全耗尽SOI非对称掺杂器件相比,部分耗尽器件性能随参数变化,在工业应用上具有可预见性和可操作性.因为全耗尽器件具有非常薄的硅膜,而这将引起如前栅极跟背栅极的耦合效应和热电子退化等寄生效应.     

SOI技术问题和BSIM3SOIv1.3模型参数特点

SOI器件具有高速、低压、低功耗、抗辐照、耐高温等体硅器件不具备的优点,SOI CMOS技术开始用于深亚微米高速、低功耗、低电压大规模集成电路应用。但SOI技术还面临浮体效应、自加热效应等问题的挑战。作为SOI模型国际标准,BSIM3SOIv1.3提出了新的模型参数解决方案。BSIMPDSPICE器件模型是基于物理意义的模型,是在体硅MOS器件模型工业标准(BSIM3V3)的基础上开发而成,BSIMPD针对SOI固有的浮体效应引起的动态特性,自加热和体接触提出相应的模型参数。     

0.8μm PD SOI MOS器件研究

本文重点介绍了0．8μm PD SOI MOS器件的结构、KINK效应、热载流子效应和自加热效应等,并对这些特性从物理机理上进行了简要的阐述。     

PD SOI MOSFET低频噪声研究进展

随着器件尺寸的不断减小,PD SOI器件的低频噪声特性对电路稳定性的影响越来越大.研究了PD SOI器件低频过冲噪声现象,分析了此类器件在发生浮体效应、栅致浮体效应以及前背栅耦合效应时低频过冲噪声的产生机理及影响因素.最后指出,可以通过添加体接触或将PD SOI器件改进为双栅结构,达到有效抑制低频过冲噪声的目的.     

亚微米PD CMOS/SOI工艺及H栅单边体引出研究

研究开发了0.4 μm PD CMOS/SOI工艺,试制出采用H栅双边体引出的专用电路.对应用中如何克服PD SOI MOSFET器件的浮体效应进行了研究;探讨在抑制浮体效应的同时减少对芯片面积影响的途径,对H栅双边体引出改为单边体引出进行了实验研究.对沟道长度为0.4 μm、0.5 μm、0.6 μm、0.8 μm的H栅PD SOI MOSFET单边体引出器件进行工艺加工及测试,总结出在现有工艺下适合单边体引出方式的MOSFET器件尺寸,并对引起短沟道PMOSFET漏电的因素进行了分析,提出了改善方法;对提高PD CMOS/SOI集成电路的设计密度和改进制造工艺具有一定的指导意义.     

部分耗尽SOI NMOSFET总剂量辐照的最坏偏置

通过模拟对ON、OFF、TG三种偏置下PD SOI NMOSFET的总剂量辐照效应进行了研究.模拟发现正沟道的最坏偏置是ON偏置,背沟道的最坏偏置与总剂量有关.当总剂量大时,背沟道的最坏偏置是OFF偏置;当总剂量小时则是TG偏置.而NMOSFET的最坏偏置则取决于起主要作用的是正栅还是背栅.由于辐照产生电子空穴对的过程与电场分布强相关,通过分析不同偏置下电场分布的差异确定最坏偏置的内在机制.     

PD SOI NMOSFET翘曲效应的温度模型

报道了一个部分耗尽 (PD) SOI NMOSFET翘曲效应的温度解析模型 .该模型从 PD SOI NMOSFET器件的物理结构 ,即由顶部的 NMOSFET和底部的寄生 BJT构成这一特点出发 ,以一定温度下 PD SOI NMOSFET体-射结电流与漏 -体结电流的动态平衡为核心 ,采用解析迭代方法求解 ,得出漏 -体结碰撞电离产生的空穴在体区中近源端积累达到饱和时的体 -射结电压 ,及漏 -体结和体 -射结电流的各主要分量 ,进而得到了 PD SOI NMOSFET翘曲效应漏电流的温度解析模型 ,并将一定条件下的模拟结果与实验结果进行了比较 ,二者吻合得很好     

一种抗总剂量辐照的新型PD SOI器件

提出了一种具有叠层埋氧层的新栅型绝缘体上硅(SOI)器件.针对SOI器件的抗总电离剂量(TID)加固方案,对绝缘埋氧层(BOX)采用了叠层埋氧方案,对浅沟槽隔离(STI)层采用了特殊S栅方案.利用Sentaurus TCAD软件,采用Insulator Fixed Charge模型设置固定电荷密度,基于0.18 μm ...     

高k栅介质MOSFETs的二维阈值电压模型

给出包括栅电介质与耗尽层区域的边界条件和二维沟道电势分布.根据这个电势分布,得出高k栅介质MOSFET的阈值电压模型,模型中考虑短沟道效应和高k栅介质的边缘场效应.模型模拟结果和实验结果能够很好地符合.通过和一个准二维模型的结果相比较,表明该模型更准确.另外,还详细讨论了影响高k栅电介质MOSFET阈值电压的一些因素.     

2D Threshold-Voltage Model for High-k Gate-Dielectric MOSFETs

给出包括栅电介质与耗尽层区域的边界条件和二维沟道电势分布.根据这个电势分布,得出高k栅介质MOSFET的阈值电压模型,模型中考虑短沟道效应和高k栅介质的边缘场效应.模型模拟结果和实验结果能够很好地符合.通过和一个准二维模型的结果相比较,表明该模型更准确.另外,还详细讨论了影响高k栅电介质MOSFET阈值电压的一些因素.