一种高阶1 bit插入式∑-△调制器的设计

介绍了插入式∑-△ A/DC调制器的设计过程,并给出了调制器行为级SIMULINK模型,通过对调制器系统级仿真可以确定调制器的信噪比、增益因子等参数,为其电路设计提供依据.设计了一个4阶调制器,仿真结果显示在128的过采样比、输入信号相对幅度-6 dB的条件下,可获得110 dB的信噪比,达到18 bit的分辨率.     

一种高速高精度Σ-Δ调制器的设计

采用多位D/A转换器是Σ-Δ调制器实现高速高精度的主要手段,然而,多位D/A转换器引入非线性却是影响Σ-Δ调制器信噪比的主要因素.讨论了一种具有单位信号传递函数、动态元件匹配实现多位D/A 转换器并对其引入的非线性噪声压缩整形(NSDEM)的Σ-Δ调制器结构;在此结构上进行了Σ-Δ调制器的设计方法研究.行为仿真结果验证了该结构和设计方法的可行性.     

2-1-1级联连续时间型ΣΔ调制器系统设计

高阶连续时间型ΣΔ调制器提供了一种有效的获得高分辨率、低功耗模数转换器的方法.提出了一种新型的2-1-1级联的连续时间型ΣΔ调制器结构.采用冲激不变法将离散时间型ΣΔ调制器变换为连续时间型ΣΔ调制器,利用Simulink对该调制器进行系统级建模和仿真,峰值信噪比达到105dB.分析了电路的非理想因素对调制器行为的影响,以获得90dB信噪比为目标确定了电路子模块指标.仿真结果表明,该结构能有效降低系统功耗,并验证了电路的可行性.     

低电压Σ-Δ调制器关键技术及设计实例

介绍了低电压开关电容Σ-Δ调制器的实现难点及解决方案,并设计了一种1 V工作电压的Σ-Δ调制器.在0.18 μm CMOS工艺下,该Σ-Δ调制器采样频率为6.25 MHz,过采样比为156,信号带宽为20 kHz;在输入信号为5.149 kHz时,仿真得到Σ-Δ调制器的峰值信号噪声失真比达到102 dB,功耗约为5 mW.     

用于MEMS传感器的三阶∑-△调制器设计

提出一种基于CIFB结构的新型三阶2-1级联∑-△调制器,设计了各级参数和数字校正电路,分析了积分器运算放大器的压摆率对信号带宽的影响;利用Matlab Simulink,对该调制器进行行为级仿真.在过采样率为128、输入信号带宽为50 kHz时,可达到93.8 dB的信噪比和15.30住的精度.该结构具有输入信号低失真的优点,可用于MEMS传感器的数据处理电路.     

16位高稳定性前馈结构∑-Δ A/D转换器

设计了一种具有前馈结构的ΣA A/D转换器.运用零点、极点优化技术,使Σ-△调制器在具有较高稳定性的同时得到优化的信噪比.调制器采用前馈3阶单环结构,采用1位量化,用全差分开关电容方式实现,时钟频率为256 kHz,信号带宽为1 kHz.电路采用SMIC 0.18 μmCMOS工艺,仿真结果表明,Σ-A A/D转换器达到的信噪比为90.54 dB,有效位数为14.8位;在3.3 V电源电压下,功耗为5.18 mW.     

一种四阶2-1-1级联Σ-Δ调制器的MATLAB建模分析

对4阶2-1-1Σ-Δ调制器采用MLTLAB中的SIMULINK工具箱完成其行为级建模,在此基础上分析了各种非理想因素对调制器性能的影响.根据MATLAB系统仿真结果,获得了对时钟抖动、噪声、运放有限增益等参数的设计限制,并为Σ-Δ调制器的电路设计提供了具体参数约束指标.级联Σ-Δ调制器的MATLAB建模分析同样适应于单环高阶Σ-Δ调制器的系统设计.     

低电压∑-△调制器关键技术及设计实例

介绍了低电压开关电容∑-△调制器的实现难点及解决方案,并设计了一种1V工作电压的∑-△调制器。在0．18μm CMOS工艺下,该∑-△调制器采样频率为6．25MHz,过采样比为156,信号带宽为20kHz;在输入信号为5．149kHz时,仿真得到∑-△调制器的峰值信号噪声失真比达到102dB,功耗约为5mW。     

一种单环5阶高精度音频△-∑ A/D转换器

采用英飞凌0.11 μm CMOS工艺,实现了一种用于音频范围的高精度△-∑ A/D转换器.调制器采用1位量化的5阶单环前馈结构,ADC过采样率为256.A/D转换器模拟调制器工作于5V电压,数字滤波器工作于1.2V电压,整体功耗为20.52 mW,版图面积3.1 mm2.仿真结果显示,设计的A/D转换器在20 kHz信号带宽内达到108.9 dB的信噪失真比,有效位数为18位.     

用于单片集成热真空传感器的Σ-Δ调制器设计

设计了一款适用于集成热真空传感器的二阶1位Σ-Δ调制器.该调制器采用前馈通道抑制积分器的输出摆幅、降低谐波失真、提高动态范围.为了降低运算放大器的1/f噪声,积分器中引入相关双采样电路.利用Matlab/Simulink,分析运算放大器的非理想性对调制器性能的影响.调制器由全差分开关电容电路实现.仿真结果表明:在4 MHz采样频率和6.8 kHz信号输入频率、-3 dBFS幅值下,电路的最大信噪比为86.9 dB,分辨率可达14位.调制器的有效面积为0.67 mm2.3 V电源电压供电时,功耗为12 mW,各项性能指标均满足设计要求.     

应用于MEMS陀螺中的Σ-△高通级联型调制器设计

研究并设计了一种应用干MEMS陀螺的Σ-△高通级联型调制器.该调制器基干0.35 μm 3.3 V的现代CMOS工艺,选取了无条件稳定的1-1-1 MASH(Multi-stage noise Shaping,多级噪声整形)结构,采用了斩波稳零技术,消除运放1/f噪声和直流偏移.高通积分器的运用,优化了低频信号的传输抗干扰性.本设计中的调制器能够转换MEMS陀螺中带宽40 kHz,范围几十至几百毫伏的目标信号,电路采样时钟频率10.24 MHz,调制器动态范围超过100 dB,有效位数达到17位.     

一种具有改进积分器结构的高阶Σ-Δ调制器

设计了一个五阶单回路Σ-Δ调制器,最高输入信号频率22kHz。通过改进积分器的结构,显著减小了开关电荷注入效应引起的调制器的谐波失真。整个电路采用0.6μmCMOS工艺设计。仿真显示,当采样频率为6MHz时,调制器的SNDR达到123dB,SNR超过125dB,满足18位A/D转换器的精度要求。     

一种2-1-1型MASH ∑-△调制器的系统设计

∑-△调制器的结构日趋复杂,用行为级模型进行仿真对提高设计效率来说是十分必要的。首先,文章讨论了开关电容∑-△调制器几种重要的非理想因素,例如时钟抖动、开关引起的非线性、开关热噪声、运放的非理想因素（等效输入噪声、有限直流增益、有限带宽、摆率和有限输出摆幅）,并且相应给出了在MATLAB／SIMULINK环境下创建的行为级模型。然后,文章基于上述模型给出了一个2-1-1MASH∑-△调制器行为级设计的例子。在给定过采样率为64的条件下,采样频率19．2MHz,调制器动态范围95dB,峰值信噪比94dB。     

用于过采样Σ-△ A/D转换器的Σ-△调制器

分析并讨论了过采样∑-△A/D转换器中一阶、二阶及高阶级联结构的∑-△调制器的性能特点,并编写C语言程序进行行为级仿真,用PSpice进行电路级仿真,利用MATLAB工具对其结果进行分析.结果表明,∑-△调制器具有噪声整形特性,可以提高基带内的信噪比,且三阶级联结构中1-1-1结构性能最优.∑-△调制器与过采样技术相结合可构成高精度、低成本的A/D转换器.     

用于VoIP芯片的∑-△调制器系统设计

详细分析了∑-△调制器的结构、阶数、量化器位数、过采样率与信噪比的关系;讨论了闪烁噪声和开关热噪声、时钟抖动和运放的有限直流增益等非理想因素对∑-△调制器的影响.通过Matlab行为仿真,确定了调制器的参数.在此基础上,完成了一款三阶2-1级联∑-△调制器的系统结构设计.在Simulink环境下的仿真验证表明,在考虑非理想因素的条件下,调制器的信噪比仍能达到约96 dB,可满足VoIP芯片中A/D转换器的16位精度要求.     

一种前馈架构的Σ-Δ调制器设计

基于40 nm CMOS工艺,设计了一种前馈架构的3阶1位量化离散时间Σ-Δ调制器。该调制器的信号带宽为100 kHz,过采样比为128。为了适应低电压环境,输入端开关采用栅压自举结构以提升采样信号的线性度,运算放大器采用两级结构以增加输出摆幅。为了降低系统功耗,比较器采用动态结构实现。仿真结果表明,在1.2 V电源电压下,该调制器的最高信噪比为88.1 dB,功耗为1.5 mW。     

D类功放中的Σ-△调制器分析与设计

设计一种新型低非线性失真拓扑的7阶1-bitΣ-△调制器,该调制器可以直接用于模拟音频信号输入带反馈的D类功率放大器中.通过仿真表明,调制器的最大稳定输入值可以达到0.9,信噪比可达到130 dB以上,即采用这种调制器的D类功放可实现90%的功率转化效率和高保真的音质.同时从新的角度阐释了高阶1-bitΣ-△调制器的工作原理和设计过程.     

14-b 400-ksps 2.5-mW连续时间∑-Δ调制器

连续时间∑-△调制器较之传统的开关电容∑-△调制器具有更低的功耗、更小的面积,以及集成抗混叠滤波器等诸多优势.设计了一种应用于低中频GSM接收机的4阶单环单比特结构的连续时间∑-△调制器.在调制器中,采用了开关电容D/A转换器,以降低时钟抖动对性能的影响.仿真结果显示,在1.8 V工作电压、200 kHz信号带宽、0.18 μm CMOS工艺条件下,采样频率21 MHz,动态范围(DR)超过90 dB,功耗不超过2.5 mW.     

一种满摆幅输入的高精度Σ-Δ调制器设计

针对高精度 Σ-Δ 调制器因采用高阶或者级联结构而存在满摆幅输入条件下积分器容易过载以及电路复杂度较高的问题,利用Matlab设计了一种满摆幅输入的高精度 Σ-Δ 调制器。采用描述调制器时域模型的方法,使用代码自动综合出满足要求的调制器系数。该调制器电路采用Tower Jazz 0.18 μm CMOS工艺进行设计与仿真,结果表明,带宽内的信噪失真比达到105.5 dB,有效位数为17.2位,版图面积为0.4 mm2,在5 V电源电压下功耗为1.2 mW。该调制器可用于对任意输入信号幅度的低频微弱信号进行精确检测的传感器信号采集电路中。     

信号的低比特位数表示:一种新颖低比特位数的Σ-Δ调制器

通过设计一种新的噪声整形滤波器,本文提出了一种新颖的Σ-Δ调制器结构,可用于实现用较低比特位数的数字信号表示较高比特位数的输入信号.该调制器与传统的Σ-Δ调制器相比,其输出数字信号比特位数(或动态范围)降低了许多.理论推导分析和仿真对比的结果表明,在量化噪声整形和噪声频谱上,该调制器的各项性能有了很大的提高,而且证明了这类调制器是稳定的.