基于虚拟化内存隔离的Rowhammer攻击防护机制

随着虚拟化技术的发展与云计算的流行,虚拟化环境下的安全防护问题一直受到广泛的关注。最近的Rowhammer攻击打破了人们对于硬件的信赖,同时基于Rowhammer攻击的各种攻击方式已经威胁到了虚拟化环境下的虚拟机监视器以及其他虚拟机的安全。目前业界已有的对Rowhammer攻击的防御机制或者局限于修改物理硬件,或者无法很好的部署在虚拟化环境下。本文提出一种方案,该方案实现了一套在虚拟机监视器层面的Rowhammer感知的内存分配机制,能够在虚拟机监视器层面以虚拟机的粒度进行Rowhammer攻击的隔离防护。测试表明,该方案能够在不修改硬件,以及引入较小的性能开销（小于6%的运行时开销和小于0.1%的内存开销）的前提下,成功阻止从虚拟机到虚拟机监视器以及跨虚拟机的Rowhammer攻击。     

Java实用技术讲座之二:Java技术体系及其应用

２ＪＤＢＣ（１）ＪＤＢＣ简介ＪＤＢＣ是为在Ｊａｖａ程序中访问数据库而设计的一组ＪａｖａＡＰＩ，它为应用开发人员提供了标准的ＡＰＩ来编写纯Ｊａｖａ的数据库应用程序。（ＪＤＢＣ是商标名，并非是“ＪａｖａＤａｔａｂａｓｅＣｏｎｎｅｃｔｉｖｉｔｙ”的缩写。...     

多址通讯程序设计方法

多址通讯有着广泛的应用基础,但网络设备的异质性给程序设计增加了额外开销。Ｊａｖａ语言具有平台独立性,因此该文提出了基于 Ｊａｖａ语言的多址通讯的实现方法,为了提高软件的执行效率,采用了多线程技术,并着重讨论了多线程中的同步问题。另外,多址通讯封装在类中,有利于软件的复用。     

面向内存的混合容错编码动态调节设计

针对内存系统中高强度的容错编码容易造成过大开销的问题,为同时实现容错强度和容错开销的权衡,提出一种低开销的支持混合容错编码的动态调节设计.通过分析发现常见纠错检错编码数据位长与校验位长存在固定的比例关系,提出一种地址映射逻辑电路;当系统存取内存数据及容错强度发生调节时,该方法可保证容错编码中校验信息的存取,实现对内存容错强度调节以及数据与校验信息在内存中分开存储的支持.实验结果表明,文中设计简单,硬件和性能代价小、功耗开销低.     

JAVASCRIPT事件与动态页面编程

介绍了Ｊａｖａｓｃｒｉｐｔ的事件,事件监视器和事件处理器。并通过一个例程详细胞了利用Ｊａｖａｓｃｒｉｐｔ事件处理器进行行动态页面编程的方法。     

Java处理器中指令合并技术的研究与实现

文中在分析Ｊａｖａ虚拟机及字节码特性基础上,研究了Ｊａｖａ处理器中的指令合并技术。对３种合并策略：２条指令的合并,３条指令的合并及４条指令的合并进行了分析比较,并分别实现了这３种合并策略。研究表明４条指令合并策略具有较高的性能／开销比。     

microJava701芯片的高速化技术

Ｊａｖａ的开发应用,目前大多只限于软件方面,本文将介绍Ｊａｖａ在硬件开发中的核心芯片技术ｐｉｃｏＪａｖａ－Ⅰ和ｐｉｃｏＪａｖａ－Ⅱ。作为一种高性能的Ｊａｖａ专用芯片,它具有极大的应用前景。     

EBound:一种高效的空间内存错误检测方法

空间内存错误是C语言程序中经常出现的一种漏洞。针对目前空间内存错误检测方法的性能开销高的问题,提出一种高效的空间内存错误检测方法 EBound。EBound使用动态指针边界检测方法检测程序中的空间内存错误,并使用静态污点分析方法来消除不必要的指针边界检查,从而降低了性能开销。EBound基于LLVM编译器实现,不需要对程序源代码进行修改。实验结果表明,EBound可以有效地防御利用空间内存错误进行的缓冲区溢出攻击。与当前比较好的空间内存错误检测方法 Soft Bound相比,EBound有更低的性能开销。     

墓于MIPS架构的内存虚拟化研究

内存虚拟化是系统虚拟化中如何有效抽象、利用、隔离计算机物理内存的重要方法,决定着系统虚拟化的整体性能.传统的纯软件内存虚拟化方法会产生较大的资源开销并且兼容性差,而硬件辅助的内存虚拟化方法需要重新设计处理器硬件架构.基于MIPS架构处理器提出一种软硬件协同的内存虚拟化方法,在不增加硬件支持的情况下提高内存虚拟化性能.提出的多层虚拟地址空间模型不仅可以解决MIPS架构处理器存在的虚拟化缺陷,而且可以在已有的内存虚拟化方法上提高性能.在多层虚拟地址空间模型的基础上,提出基于地址空间标识码(address space identity,ASID)、动态划分的旁路转换缓冲(translation lookaside buffer,TLB)共享方法,降低了虚拟机切换的开销.最终,在MIPS架构的龙芯3号处理器上实现了系统虚拟机VIRT-LOONGSO)N.性能测试表明,提出的方法可以提高大多数测试程序的性能,达到二进制翻译执行性能的3～5倍,并在TLB模拟方法的基础上提高了5％～16％的性能.     

智能卡的研究与发展

综述了智能卡及ＪＡＶＡ卡的相关技术,智能ＩＣ卡由硬件和操作系统组成 ,可理解成一个计算机系统,智能ＩＣ卡有着完善的安全技术体制,安全性是其最大的特点,近年来,Ｊａｖａ技术与智能卡技术的结合产生了Ｊａｖａ卡,Ｊａｖａ卡是一种新型的智能卡,它基于Ｊａｖａ语言和Ｊａｖａ卡虚拟机ＪＣＶＭ（Ｊａｖａ Ｃａｒｄ Ｖｉｒｔｕａｌ Ｍａｃｈｉｎｅ）,是智能卡发展的方向。     

Relationship between average and real memory behavior

The CRAY Y-MP has a nonintrusive hardware performance monitor that accurately accumulates certain data about program performance. This paper examines the relationship between the averages obtained from the hardware performance monitor and actual memory behavior of the Perfect Club Benchmarks run on a single processor of an eight-processor CRAY Y-MP. I/O and instruction buffer fetches are not considered. The vectorized programs show regular behavior characterized by dominant vector lengths and interburst times. The distribution of vector lengths is not well-predicted by hardware performance monitor averages. Scalar programs also exhibit some clumping of memory references but have less temporal regularity than the vectorized programs. While overall port utilization is surprisingly low, there is considerable cyclic variation, and all of the ports tend to experience their maximal loading at the same time. A simple probabilistic model is developed to allow estimation of port utilitzation from hardware performance monitor data. The results can be used as a guide for generating more realistic synthetic memory workloads and port utilization estimates for shared-memory machines.     

在嵌入式Java芯片中使用即时编译技术

Java虚拟机具有面向堆栈与面向对象的特点,不利于硬件有效支持字节码的直接执行,传统JIT也不适应嵌入式系统的应用环境,介绍了在自行设计的嵌入式Java芯片中使用JIT的技术途径,通过对Java虚拟机堆栈和复杂指令的支持,密切配合JIT软件,较好地解决了Java芯片设计中的问题。测试结果表明,相对于目前前界最好的picoJava-Ⅱ内核而言内核而言,JC401的编译后代码性能提高了1．2至1．9倍,在硬件复杂度、执行速度、内存开销等方面都有较大程度的改善,适合于嵌入式应用。     

事务内存机制在系统安全中的应用:现状与展望

为了提高并行程序中共享内存数据的读写访问性能,事务内存机制于1993年被提出。因为事务内存机制直接涉及内存数据的读写控制,所以也得到了系统安全研究人员的极大关注。2013年,Intel公司开始支持TSX（Transactional Synchronizatione Xtension）特性,第一次在广泛使用的计算机硬件中支持事务内存机制。利用事务内存机制的内存访问跟踪、内存访问信号触发和内存操作回滚,以及Intel TSX特性的用户态事务回滚处理、在Cache中执行所有操作和硬件实现高效率,研究人员完成了各种的系统安全研究成果,包括：授权策略实施、虚拟机自省、密钥安全、控制流完整性、错误恢复和侧信道攻防等。本文先介绍了各种基于事务内存机制的研究成果;然后分析了现有各种系统安全研究成果与事务内存机制特性之间的关系,主要涉及了3个角度：内存访问的控制、事务回滚处理、和在Cache中执行所有操作。我们将已有的研究成果的技术方案从3个角度进行分解,与原有的、不基于事务内存机制的解决方案比较,解释了引入事务内存机制带来的技术优势。最后,我们总结展望了将来的研究,包括：硬件事务内存机制的实现改进,事务内存机制（尤其是硬件事务内存机制）在系统安全研究中的应用潜力。     

基于Linux网络计算机Java虚拟机的性能优化

目前,Linux网络计算机中的Java虚拟机在运行Java应用程序时,存在着执行性能较低的问题。该文实现一种优化方案：在Kaffe虚拟机中应用并改良直接线索式解释器优化技术。旨在兼顾Linux NC现有的硬件配置和软件模式,有效地提升Java虚拟机运行效率,并保证较低的CPU和内存成本。从而改善虚拟机的性能表现。     

Alluxio数据随机访问方法的研究

为保证系统的可扩展性和容错性，Alluxio简化了文件系统实现，不支持数据随机访问，但在实际情况中仍有许多应用需要数据随机访问。Alluxio原生Java接口灵活性较差，不支持传统应用，不能完全发挥内存的高速性能。因此在深入分析Alluxio数据读写原理后，提出了新式数据随机访问方法，其核心思想是改变原有数据访问和缓存时机，将对Alluxio中的文件读写转化为对本地内存文件系统的文件读写，从而实现对数据的随机访问。在此基础上，还可以使用内存映射技术进一步提高本地文件的读写性能。测试结果表明，该方法的数据读取性能提升了14.5%，写入性能提升了1.4倍以上。在实际应用场景中合理使用Alluxio及新式数据随机访问方法，可获得数倍至数十倍的性能提升。     

Device level communication libraries for high‐performance computing in Java

Since its release, the Java programming language has attracted considerable attention from the high‐performance computing (HPC) community because of its portability, high programming productivity, and built‐in multithreading and networking support. As a consequence, several initiatives have been taken to develop a high‐performance Java message‐passing library to program distributed memory architectures, such as clusters. The performance of Java message‐passing applications relies heavily on the communications performance. Thus, the design and implementation of low‐level communication devices that support message‐passing libraries is an important research issue in Java for HPC. MPJ Express is our Java message‐passing implementation for developing high‐performance parallel Java applications. Its public release currently contains three communication devices: the first one is built using the Java New Input/Output (NIO) package for the TCP/IP; the second one is specifically designed for the Myrinet Express library on Myrinet; and the third one supports thread‐based shared memory communications. Although these devices have been successfully deployed in many production environments, previous performance evaluations of MPJ Express suggest that the buffering layer, tightly coupled with these devices, incurs a certain degree of copying overhead, which represents one of the main performance penalties. This paper presents a more efficient Java message‐passing communications device, based on Java Input/Output sockets, that avoids this buffering overhead. Moreover, this device implements several strategies, both in the communication protocol and in the HPC hardware support, which optimizes Java message‐passing communications. In order to evaluate its benefits, this paper analyzes the performance of this device comparatively with other Java and native message‐passing libraries on various high‐speed networks, such as Gigabit Ethernet, Scalable Coherent Interface, Myrinet, and InfiniBand, as well as on a shared memory multicore scenario. The reported communication overhead reduction encourages the upcoming incorporation of this device in MPJ Express ( http://mpj‐express.org ). Copyright © 2011 John Wiley & Sons, Ltd.     

一种Linux智能手机的Java图形平台的设计及实现

智能手机对硬件和软件都有较高的要求。在软件方面要求必须具备支持Java功能的GUI平台。QT/Embedded作为较好的嵌入式GUI与J2ME相结合,能够为智能手机提供一个良好的软件平台。着重介绍Linux智能手机的Java GUI平台的实现原理和方法。     

Java程序内存低效使用问题的分析

Java程序内存的低效使用是导致其性能问题的主要因素。该文分析了泄漏对象、蚍蜉对象和空闲对象3类导致内存低效使用的情况,探讨解决上述问题的方法,并提出构造对象行为模式。实验结果表明,该方案是有效的。     

面向Linux NC的Java虚拟机性能优化

摘 要：鉴于目前Linux NC中Java虚拟机运行Java程序存在的性能问题，本文提出一种优化方案，以直接线索式解释器为基础优化技术，并设计3项扩展优化点突出优化效果。旨在兼顾Linux NC现有的硬件和软件条件，有效的提升Java虚拟机运行效率，同时保证了较低的CPU和内存成本。     

Using Ginkgo's memory accessor for improving the accuracy of memory-bound low precision BLAS

The roofline model not only provides a powerful tool to relate an application's performance with the specific constraints imposed by the target hardware but also offers a graphic representation of the balance between memory access cost and compute throughput. In this work, we present a strategy to break up the tight coupling between the precision format used for arithmetic operations and the storage format employed for memory operations. (At a high level, this idea is equivalent to compressing/decompressing the data in registers before/after invoking store/load memory operations.) In practice, we demonstrate that a “memory accessor” that hides the data compression behind the memory access, can virtually push the bandwidth-induced roofline, yielding higher performance for memory-bound applications using high precision arithmetic that can handle the numerical effects associated with lossy compression. We also demonstrate that memory-bound applications operating on low precision data can increase the accuracy by relying on the memory accessor to perform all arithmetic operations in high precision. In particular, we demonstrate that memory-bound BLAS operations (including the sparse matrix-vector product) can be re-engineered with the memory accessor and that the resulting accessor-enabled BLAS routines achieve lower rounding errors while delivering the same performance as the fast low precision BLAS.