基于图聚集算法的寄存器传输级ALU工艺映射算法

给出了寄存器传输级工艺映射(RTLM)算法,该方法支持使用高层次综合和设计再利用的现代VLSI设计方法学,允许复杂的RT级组件,尤其是算术逻辑单元(ALU)在设计中重用.首先提出了ALU的工艺映射问题,给出了源组件和目标组件以及标准组件的定义,在此基础上通过表格的方式给出映射规则的描述.映射算法套用一定的映射规则用目标ALU组件来实现源ALU组件.采用一种基于分支估界法的图聚集算法,用该算法不仅可以产生面积最优的,而且还可以产生延时最优的设计.针对不同库的实验结果证明该算法对于规则结构的数据通路特别有效.     

RT级综合中存储器工艺映射算法的研究

提出了一种寄存器传输级存储器工艺映射（RTLM）算法,该方法用目标存储模块来综合一个源存储器,它支持使用高层次综合和设计再利用的现代VLSI设计方法学。存储器的映射被定义为三个子问题,即端口映射、字长映射和字数映射。最后,把这三个子问题综合起来形成完整的算法。实验结果表明,RTLM在高层次综合中对存储器设计的再利用是一种有效的方法。     

面向分模块寄存器传输级结构的高层次综合方法

随着集成电路工艺技术的发展，连线延时将逐渐主导系统的性能，传统的高层次综合方法已经不能满足设计的需要。文章讨论了寄存器传输级结构对综合方法的影响，并提出使用分模块的寄存器传输级结构作为高层次综合的目标结构。针对新的结构，概括了设计流程，设计了核心算法。实验数据表明，与传统的方法相比，该方法可以有效地改善系统的性能。     

面向算术单元的FPGA工艺映射算法

本文提出了一种针对算术单元的FPGA工艺映射算法ArithM.实验结果表明,与公认ABC中的黑盒子映射算法相比,本文算法能平均减少逻辑单元面积7%,减少电路关键路径延时5%.ArithM采用了单元共享、平衡算术链以及吸收邻近节点三种方法来优化算术资源.     

面向寄存器传输级设计阶段的高效高精度功耗预测模型

功耗已成为电路设计的关键性能目标之一,现有商业工具PrimeTime PX(PTPX)的功耗预精度高,但是运行时间长,且仅面向已经生成网表的逻辑综合或者物理实现阶段。因此,降低功耗分析时间,且前移功耗预测在芯片设计中的环节变得尤为重要。该文提出一种面向千万门级专用集成电路(ASIC)的寄存器传输级(RTL)功耗预估方法,可在RTL设计阶段实现快速且准确的周期级功耗预测：根据输入信号的功耗相关性原则使用基于平滑截断绝对偏差惩罚项(SCAD)的嵌入法对输入信号自动筛选,从而解决大信号特征输入数量对预估性能的影响;通过时序对准方法对仿真波形数据进行校正,解决了sign-off级功耗与RTL级仿真波形之间的时序偏差问题,有效提升了模型预测的精度;建立了仅拥有两个卷积层和1个全连接层的浅层卷积神经网络模型,学习相邻位置和相邻时间上的信号活动与功耗的相关性信息,充分降低部署开销,使训练速度得到显著提高。该文使用开源数据集、28 nm工艺节点的3×10⁷门级工业级芯片电路作为测试对象,实验结果表明,功耗预测结果和物理设计后PTPX分析结果相比,平均绝对百分比误差(MAPE)小于1.71%,11k时钟周期的功耗曲线预测耗时不到1.2 s。在场景交叉验证实验中,模型的预测误差小于4.5%。     

RTL综合中FPGA片上RAM工艺映射

RAM（Random-Access-Memory,随机存储器）是FPGA（Field Programmable Gate Arrays）片上最重要的宏单元之一,RTL（Register-Transfer-Level）综合对FPGA开发中RAM的有效利用起至关重要作用.本文针对RTL综合中RAM源描述和目标结构多样化带来的技术难题,提出了一种RAM工艺映射方法,即建立工艺无关的RAM统一模型,在模型基础上通过建模、模式匹配、造价计算、绑定四步实现.该方法应用于RTL综合,可以将多种RAM源描述有效地映射到最佳类型和数量的FPGA片上RAM资源.实验数据表明采用该方法实现的RAM工艺映射效果和主流FPGA综合工具--Synplify和XST相当,该模块已经集成在自主开发的RTL综合工具--Hqsyn中并实现商用.     

基于门控时钟的寄存器传输级功耗优化

随着深亚微米技术的发展,功耗已经成为现代超大规模集成电路设计中的一个主要设计约束。采用插入门控时钟这一技术对芯片的功耗进行优化,针对插入门控时钟造成的可测性、时序等方面的问题进行详细分析,得到相应的解决办法。最后,使用SMIC的0.25μmCMOS工艺库,并用Synopsys的powercomplier进行功耗优化,可以达到很好的效果。     

VHDL高级综合中的多目标工艺映射方法

从国内情况看,高级综合系统的目标,即后端CAD版图工具可分为两大类。一类只能接收门级网表;而另一类其单元库较为完备,往往能接收较大颗粒度的宏单元。针对这种情况,本文研究高级综合结果与后端工艺的衔接问题。提出多目标多层次工艺映射(MLTMMT)策略,旨在与多种工艺衔接。解决实现该策略的有关问题:(1)给出多目标工艺映射方法的形式化描述;(2)给出在多个层次上的多目标工艺映射方法;(3)分析研究多种工艺库,提出一种面积和延时的线性模型;(4)给出RTL通用元件集;(5)建立多种工艺VHDL模拟模型。所实现的系统已完成与三种工艺衔接,验证了本文工作。     

无线视频传输的跨层动态映射算法

在IEEE 802.11e EDCA机制和基于场景的马尔可夫链模型基础上,提出跨层动态映射算法来改善无线视频传输的服务质量（QoS）。根据视频帧的重要性和网络的负荷情况,将来自应用层的视频帧信息动态地映射到MAC层中合适的队列中去,并且采用网络仿真工具NS2进行仿真,来比较IEEE 802.11e EDCA机制以及跨层动态映射算法。仿真结果表明跨层动态映射算法能明显提高传输后的视频质量。     

实现工艺映射的新方法

逻辑综合中,工艺映射是关键的一步。过去,基于树的映射由于其速度快、算法简洁而被广泛使用。但是,将电路结构划分为树,破坏了电路结构,缩小了映射的解空间。双态覆盖(Binate Covering)能充分利用门级网表的结构特性,使工艺映射后的电路具有更好的性能。     

数组划分与快速地址映射算法在存储器高级综合中的应用

本文提出一种适合于地址快速映射的数组划分算法.这个算法具有通用性好,算法简单的优点.由该算法构造的地址映射电路硬件成本低,运算速度快,地址空间利用率高,不仅适用于存储器的高级综合,也可应用于存储器系统的手工设计.     

机群系统上基于映射和抽样划分的并行聚类算法

采用映射和抽样划分方法,基于MPI消息传递编程模式,在机群系统上设计与实现一种并行聚类算法.该算法将生物基因序列映射成整数值,采用整数值取代字符串进行聚类,使得聚类过程快速,通过多次抽样一次聚类寻找初值在一定程度上避免了聚类结果陷入局部解的问题,优化了聚类质量.在PC机群系统上对基因序列进行并行聚类的实验结果表明该算法获得了较好的加速和可扩展性.     

基于GA-MMAS算法的片上网络低能耗映射

针对片上网络的低能耗IP映射问题,提出了一种基于该混合算法的映射算法———GA-MMAS算法.该算法首先利用优先映射通讯量大的核的方法代替启发因子来确定启发信息,以改善最大最小蚁群算法（MMAS）的最优解,然后将MMAS与GA结合,利用GA的快速性得到MMAS初始信息素,来弥补MMAS的前期信息素匮乏的缺点,提高了最优解的精确性,从而得到通信能耗更低的映射结果.实验表明,该映射算法与初始映射相比,能耗可以节省36%～60%,与已有的GA,AS和MMAS相比分别能节省3%～25%,10%～30%和3%～30%的能耗.     

面向图表示社区检测的新型聚类覆盖算法

图表示社区检测使用图表示方法学习网络节点的向量表示,然后对节点向量进行聚类获得社团结构.然而经典的聚类算法在聚类节点向量时,得到的结果往往不能够体现社区的特性.提出一种新型的聚类覆盖算法,将聚类所得覆盖视为社区划分结果.首先在节点向量空间中计算得到每个簇的覆盖中心;然后根据覆盖中心到同类样本的平均距离作为覆盖半径,在向量空间中形成覆盖;最后对未覆盖的点做二次划分得到社区结构.在多个有真实和无真实标签网络的实验表明,所提出的算法可以得到更合理的社区结果.