三值模拟算法在逻辑电路竞争冒险检测中的应用

:当一个逻辑门的几个输入端同时改变状态 ,并且其输出信号值依赖于输入信号跳变的次序时 ,就有可能导致瞬时出错 ,即潜在的冒险现象。本文分析了组合逻辑电路产生竞争冒险的原因 ,并在讨论传统的检测基础上 ,提出了逻辑电路竞争冒险检测的三值模拟算法     

异步时序逻辑电路竞争现象的分析

竞争与冒险现象是组合逻辑电路与时序逻辑电路中存在的一种随机现象,目前一些参考资料中讲述不多或者多限于文字叙述。本文根据自己的体会,以电平异步时序电路为模型,用流程表、逻辑函数式、时序波形图几种形式,仅对异步时序逻辑电路中的竞争现象做了较细致的理论分析,同时通过例举实例对几种较复杂的无竞争的状态编码方法做了部分介绍。     

论组合逻辑电路中的竞争冒险

本文详细讨论了组合逻辑电路中的竞争冒险的产生及其危害,并提出消除竞争冒险的方法,为准确分析、设计组合逻辑电路提供理论依据。     

组合逻辑电路竞争冒险现象和消除方法仿真研究

用Multisim平台展现组合逻辑电路竞争冒险现象,从理论上分析产生原因,是由于门电路延迟和输入信号经不同级数的门传输而造成的。竞争冒险会使电路产生错误的结果,影响电路的正常工作。判断已设计电路是否存在竞争冒险现象,可以采用理论分析代数法和卡诺图法、计算机软件仿真法、实测法。电路出现竞争冒险可以采取增加冗余项、触发器读取输出信号、输出端并联电路等措施消除。用Multisim仿真软件验证消除竞争冒险,结果与理论分析一致,达到较好的效果。     

判断逻辑电路冒险的逻辑代数方法

对用代数方法判断组合逻辑电路在过渡过程中由于逻辑竞争而产生的冒险问题做了较为详尽的分析和论证。     

逻辑电路中竞争现象的普遍性

逻辑电路中的竞争现象不仅仅只发生在同一变量与其非变量之间.在不同变量间也普遍存在竞争现象.     

用卡诺图判断与清除组合电路的竞争冒险

由于不同的门电路有着不同的延迟时间,组合电路会产生竞争,竞争容易引起电路的冒险.冒险可能使电路产生暂时或永久的逻辑错误,在设计电路时必须避免.在理论上,教科书中介绍利用"代数法"来判断和清除竞争冒险.结合笔者的教学实践,本文介绍更简单更易操作的卡诺图法来判断和清除竞争冒险.     

Haar函数归一化及在数字电路设计中的应用

数字电路设计中，存在着复杂的分布电容和引线电感，信号通过组件甚至导线，都会产生延迟，在输出端可能会出现不是原来所希望的输出．对于组合逻辑电路来说，虽然这种错误的输出是暂时的，信号稳定后错误会消失，但仍会引起工作的不可靠．为避免这种现象，给出了Haar函数归一化的一种方法以及在变量数＜6时用ha系数图判断组合逻辑电路险象的方法，该方法具有简单、盲观的特点．     

逻辑电路冒险现象及其逻辑代数判断法

针对逻辑电路中的冒险现象及其对电路的不良影响,利用波形图,分析并证明了判断逻辑电路冒险现象的逻辑代数法,从而降低了其问题的难度,使之更容易被理解与掌握。     

一种产生组合逻辑电路最小完全检测集的算法

提出了一种产生组合逻辑电路最小完全检测集算法。通过此算法可以得到组合逻辑电路中任意可测故障的测试及最小完全检测集。     

用Java实现组合逻辑电路仿真平台

介绍了以Java2标准中的Applet技术开发组合逻辑电路网络仿真实验平台的原理．设计了7个基本门电路,在此基础上利用软件复用思想以74138为例开发了一个与Pspice标准相结合的组合逻辑电路网络仿真实验平台．提出了一种可在浏览器中直接进行仿真的组合逻辑电路仿真实验平台的设计思想和实现方法．     

数字电路逻辑模拟软件DCLSS的研究与实现

为了能够在微机上用软件实现不依赖于特定实验装置的数字电路实验 ,开发了基于Windows环境下的数字电路逻辑模拟软件DCLSS .软件采用图形输入方式 ,元件模型为五值、三强度及上下跳变延迟 ,模拟算法采用表驱动方法、时间映射方式、门级和功能级混合模拟 .该软件能够模拟组合逻辑电路、同步和异步时序逻辑电路及部分GAL等可编程逻辑元件组成的电路 .并重点介绍了软件所采用的元件模型及模拟算法     

或-符合型通用逻辑门组合电路的故障检测

针对或-符合型三变量通用逻辑门组合电路，提出了一种基于布尔差分的故障检测方法.引入了或-符合代数中的布尔差分定义和运算性质，给出了在该组合电路中计算布尔差分的链式算法以及故障压缩定理.在此基础上，得到了电路单固定故障及双固定故障的检测方法.结果表明，在或-符合代数中布尔差分的计算较为简便，链式算法能有效地求得电路输出对全部原始及内部输入线的布尔差分，从而使得用布尔差分法对该组合电路进行故障检测具有简单、直捷的特点.并且用或-符合型三变量通用逻辑门实现函数连线数相对较少，因此在数字设计中使用这种逻辑门有利于故障检测.     

组合逻辑电路的逆向分析和条件通路法

本文指出目前组合逻辑电路分析方法的不足,提出了一种新的方法——条件通路法,使组合电路的逆向分析得以容易实现,从而完善了组合逻辑电路的分析方法。     

基于“异或”门的组合逻辑化简CAD

“异或”门电路目前已作为基本门电路使用，但组合逻辑电路ＣＡＤ大多采用以“与非”、“或非”等为基本器件的设计技术。基于“异或”门的组合逻辑化简ＣＡＤ发展了传统的设计方法，把“异或”门作为基本逻辑门，研究出计算机自动逻辑设计的实用方法。对于某些逻辑设计，进一步简化了电路，使电路成本降低，可靠性提高，同时减少了门电路的级数，提高了电路的工作速度。     

同步时序电路故障模拟加速方法研究与实现

本文对时序电路故障模拟的一些加速技术进行了探讨,提出并实现了一个功能块级的基于测试码并行的同步时序电路故障模拟方法,对部分ISCAS89 Benchmark电路的模拟结果表明,该故障模拟方法有较好的性能.     

优质宽带直流功率放大器的研究

对宽带直流放大器进行分析和研究。提出基于差分型双渥尔曼组合电路的解决方案,方案电路简单实用,巧妙地解决了直流放大器中的零点漂移问题,并有效抑制共模信号的影响,确保直流工作状态稳定。同时,在交流状态情况下,能有效地扩展通频带宽。     

一种基于FPGA的内容可寻址存储器的设计

介绍了内容可寻址存储器的传统电路模型、工作原理及其特点,进而提出了一种基于FPGA内部逻辑资源的新型等效逻辑电路。相比现有电路,该电路可以通过分析实际需求的单位数据字长以及数据控制精度减少片内寄存器等逻辑资源的开销,从而实现使用较少的资源构建相同规模的内容可寻址存储器。该电路可以在绝大多数FPGA芯片上得到实现,使用成本低,配置灵活,易于构建。     

逻辑设计的一种新方法——以异或门为基础的逻辑设计

提出井阐述了以异或门为基础的组合逻辑电路的设计原理和设计方法,结合具体实例,指明了谊方法的适用范围,以及在优化逻辑设计、提高电路性能方面的优越性。     

气动逻辑回路规范化设计方法探讨

作者在于通过用卡诺图法设计气动逻辑回路,对气动逻辑回路设计方法的规范化作一些探讨,并举例说明了卡诺图设计法的方法和步骤。文中介绍的卡诺图法具有方法规范、步骤新颖、容易理解和掌握的优点,便于推广应用,对提高气动逻辑回路的设计质量有重要意义。