基于FPGA的全帧CCD驱动设计

以加拿大Dalsa公司的全帧CCD图像传感器FTF4027M为例,在研究了全帧CCD结构和驱动时序的基础上,提出了基于现场可编程逻辑门阵列(FPGA)的驱动脉冲设计方法.选用FPGA作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用Quartus Ⅱ 5.0对所设计的驱动时序发生器进行了仿真,针对Altera公司的FPGA器件EP1C3T144C8进行了适配.实验结果表明,设计的驱动电路可以满足其全帧CCD的各项驱动要求并且具有设计灵活、硬件调试简单的优点.     

第三代基于Flash的FPGA成本优势显著

Actel公司日前推出第三代以Flash为基础的可编程逻辑方案Pro-ASIC3和ProASIC3E系列，据称是全球最低成本的现场可编程门阵列(FPGA)器件。该系列FPGA针对全功能、高成本效益FPGA的强劲需求而设计，主要面向消费、汽车及其它成本敏感的应用领域。     

基于FPGA状态机的智能手推车多模式控制应用

本设计采用XILINX Spartan-3E系列FPGA芯片,在基于FPGA(现场可编程门阵列)器件的设计中,状态机是目前应用最普遍的设计方法之一.     

EP1C6Q在水轮机组转速测量中的应用

状态监测系统在工业现场控制中已受到越来越多的重视。文章结合在开发基于现场总线技术的状态监测系统中遇到的实际问题，提出了一种采用现场可编程门阵列(FPGA)器件EP1C6Q设计的水轮机组转速测量系统的实现方案，并给出了详细的电路组成结构。最后就方案实现过程中遇到的问题提出了一些应注意的事项。     

16-QAM调制系统的FPGA实现

介绍了16-QAM的基本原理及其关键部分内插滤波的理论，重点介绍了16-QAM的实现。该调制系统主要在大规模现场可编程逻辑到FPGA上完成。该系统在QuartusII软件环境下．用Verilog硬件描述语言完成系统主要部分的底层设计，在Altera的Cyclone系列中的EP1C6Q240C8实现了整个设计。     

基于FPGA的DDS信号源设计

描述了直接数字频率合成(DDS)的特点和原理,给出了一种用Altera的FPGA器件(EP1C3T144)设计DDS信号源的实现方案,同时给出了系统外围电路的设计方法及测试结果.     

基于有限状态机的二进制序列信号检测器的设计

本文用Verilog HDL语言在Altera公司的现场可编程逻辑器件EP1C6Q240C8上设计了一个8位序列信号检测电路。文中介绍了Verilog HDL状态机设计电路的方法,给出了所设计电路的仿真波形,并最终在可编程逻辑器件EP1C6Q240C8上实现了该电路。     

大容量FPGA数据的EEPROM串行加载

自大规模现场可编程逻辑器件问世以来，先后出现了两类器件，一类是基于SRAM体系结构的FPGA系列，如XILINX公司的4000系列和最新的Virtex系列；另一类是基于faxtFLASH技术的CPLD器件，如XILINX公司的9500系列和Lattice公司的ispLSxx系列芯片。在这两类系列中，FPGA具有容量大、设计资源丰富、片内ROM及RAM设计灵活等特点，但是它们需要在每次上电时进行数据加载。目前实现加载的方法有以下三种：     

基于FPGA的ⅡC总线接口实现方法

本文简述了ⅡC总线协议，重点介绍了基于现场可编程门阵列（FPGA）的ⅡC总线接口的系统结构实现方法。     

基于FPGA的图像坏点修正算法的硬件实现

随着图像技术的不断发展,图像质量的要求将越来越高.目前的图像传感器技术虽然有了很大的提高,但是由于处理过程中各个环节的非理想化等原因,图像传感器总会存在着一些坏点,影响图像质量.现场可编程门阵列(FPGA)是在专用集成电路(ASIC)的基础上发展起来的一种可动态编程的器件,与其他中小规模的集成电路相比,其优点主要在于它有很强的灵活性,电路可配置,设计周期短.文中阐述了一种适合于硬件实现的坏点修正算法,以Altera公司的Cyclone EP1C3T144C8型的FPGA芯片为平台构建图像坏点修正实时处理模块,并成功实现了对640×480×10像素的灰度图像的坏点修正处理,得到了预期的理想效果.     

基于FPGA的数字日历设计

介绍了一种基于FPGA的数字日历设计方案,采用VHDL语言编程设计了一个具有年、月、日、星期、时、分、秒计时显示功能,时间调整功能和整点报时功能的数字日历。采用VHDL和原理图相结合的设计输入方式,在QuartusⅡ开发环境下完成设计、编译和仿真,并下载到FPGA芯片EP1C3T144-3上进行结果验证。结果表明:该设计方案切实可行,对FPGA的应用和数字日历的设计具有一定参考价值。     

基于FPGA的雷达状态参数分选设计与实现

提出了以Cyclone Ⅱ系列FPGA芯片EP2C5T144为核心,构建一种雷达环境模拟器(RES)中的雷达状态参数分选电路,充分利用FPGA资源丰富、并行能力强的特点,提高系统的实时性.采用基于LVDS串行总线标准进行传输,并进行了传输协议及软件设计.实验结果表明,该电路能够实现状态参数的高速、长距离传输,并能保证雷达参数数据传输及分离的正确性,该电路可以应用于对雷达参数性能的维修与检测.     

基于FPGA的有源应答器C1接口设计

无论是在基于轨道电路的列车运行控制系统,还是在基于通信的列车运行控制系统中,应答器都发挥着重要的作用.随着我国高速铁路事业的发展,应答器被大量使用.而目前我国使用的应答器尚不能完全国产化,主要依靠进口,存在着费用较高、维修不便等问题.因此,应答器国产化有着重要的现实意义和实用价值.该文通过对应答器系统和C1接口进行分析...     

基于FPGA的任意被形发生器设计写研究

在此基于DDS技术进行任意波形发生器的研制。以单片机为控制核心,采用FPGA芯片EP1C3T144C8,通过使用相位累加器和波形ROM等模块实现DDS功能,可产生正弦,方波,三角波与锯齿波等常规波形,而且能够产生任意波形,并通过键盘一一对应波形,从而满足研究的需要。最后给出系统产生的测试数据,并对影响频谱纯度的杂数与噪声产生的原因进行分析。     

基于FPGA的新型数字电压表设计

准确可靠的电压测量在大学物理教学中具有重要意义。在研究目前主流电压表设计方案的基础上,提出一种基于FPGA技术的新型数字电压表的设计方法,极大地增强了系统集成度和电路可靠性。以Altera公司高性价比的CycloneⅡ系列EP2C5T144芯片为控制核心,以较高性能的模／数转换器为信号采集芯片,完成电压数据的采集、转换、处理、显示,并实现了档位的自动转换和较宽的测量范围。详细讨论仪表关键电路的设计思路以及关键算法的实现步骤。测试结果表明,该仪表测量误差不大于0．02V,具有较高的测量精度,满足教学实验中的电压测量要求。     

基于FPGA的HDB3码编码器优化设计与分析

利用四进程和结构化设计两种不同的VHDL程序设计方法,对HDB3编码器进行了设计、实现和功能分析。设计的两种编码器在QuartusⅡ7.2中进行了功能分析,并且下载到EP2C5T144C6中实现了HDB3编码转换功能。分析与实验结果表明,所设计的两种HDB3编码器,具有好的编码功能。其中,结构化设计的HDB3编码器对FPGA逻辑单元、寄存器的占用分别减少了18.5%和14.8%,具有较好的资源利用特性。     

FPGA被动串行配置方法在税控机中的应用

在高端税控机系统中,使用基于ARM7TDMI的微处理器SEP3203对Cyclone系列的EP1C3T144C8进行被动串行配置.当微处理器SEP3203运行在75MHz,配置文件ttf格式为315kbyte时,在AXD1.2环境中完成对FPGA EP1C3T144C8的配置大约需要5s的时间.而当本程序编译为系统应用程序烧录在Flash中,系统上电后自动配置FPGA时,配置完成时间低于3s.     

基于FPGA的地震计标定信号发生器的设计与实现

为配合地震计电磁信息采集系统对地震计进行标定,设计一款基于FPGA的地震计标定信号发生器。以AlteraEP2C8T144C8型FPGA和16位串行DAC芯片DAC8560为核心,利用直接数字频率合成技术、m序列生成技术等产生地震计标定所需信号,设计电路对信号进行偏置、滤波、数字程控调幅、电压电流转换以输出特定的电压、电流信号。使用Verilog HDL语言实现系统软件。将标定信号发生器应用于实验室开发的地震电磁信息采集系统,结果表明,系统可产生地震计标定所需正弦波、方波、伪随机二进制信号,完成地震计标定工作。     

基于FPGA的出租车计价系统设计

设计出租车计价系统,运用自顶向下的设计思想,以芯片CycloneⅡEP2C8T144C8为设计核心,采用QuartusⅡ仿真软件,对设计电路的各模块及整个系统进行了EDA仿真验证。结果表明,该计价系统具有计时、计费、计程和动态显示的功能,符合设计要求,修改VHDL语言源程序,可完成更多的出租车计价系统的扩展功能。