基于ATE的FPGA测试方法

本文以Xilinx公司基于SRAM的FPGA XC4010为研究对象,将FPGA配置成两种电路来完成对可编程逻辑模块(CLB)的测试,并阐述了如何在Teradyne商用ATE(Automatic Test Equipment)J750上实现FPGA的在线配置及测试,为FPGA面向应用的测试提供一种有效的方法.     

基于测试系统的FPGA测试方法研究

FPGA已经成为当今数字化系统硬件设计的核心,全球90%以上的嵌入式系统设计工程师正在使用FPGA进行着各种各样的设计。FPGA的快速发展,为测试厂商带来了新的机遇和挑战,针对FPGA的各种创新测试技术和解决方案不断问世。文章介绍FPGA配置方法,着重介绍了利用测试系统(ATE)直接配置和基于CPLD+FLASH的FPGA配置方法,介绍了FPGA配置模式选择和配置代码生成方法,并以Virtex-II FPGA为例,详细讲述了FPGA配置与测试过程。     

基于SRAM配置技术的FPGA测试方法研究

在FPGA的设计生产过程中,FPGA的测试是一个至关重要的环节.分析了基于SRAM配置技术的FPGA的结构组成及FPGA的基本测试方法.针对6000门可编程资源的FPGA,提出了一种基于阵列和长线线与测试CLB以及采用总线测试开关矩阵相结合的方法.该方法较利用与门或门传递错误信息的所需测试配置次数减少了一半,从而加快了测试速度.     

一种面向应用的FPGA互连资源故障检测方法

从面向应用的角度出发,针对FPGA内部互连资源提出一种新的故障检测方法。该检测方法先测试原设计故障的连接,再通过向FPGA下载新的配置程序定位故障。除借鉴以往故障检测方法的四种配置模型外,又提出了四种新的配置用来区分同一连接点内部多个开关故障及SM(Sw itch M atrix)间的多个连接故障。所提出的检测方法不仅减少检测时间,还提高了故障定位的准确度和故障覆盖率。     

一种基于ATE的FPGA测试方法研究

以Xilinx公司的XC6VLX550T系列FPGA芯片为研究对象,结合各种故障模型等测试技术,把"分治法"和"一维阵列法"相结合起来作为基本测试思路,并建立V93000测试平台的测试程序开发流程,探索出一种通用的FPGA测试方法。     

一种新的互连网络拥挤控制

本文详细讨论了互连网络拥挤控制；指出了一般网络内拥挤控制方法不能成功地应用于互连网络的原因，首次提出了一种新的互连网络的拥挤控制方法，它视互连网络为一黑匣，完全利用互连设备－网间连接器的功能进行拥挤控制，计算和模拟分析验证了该方法的突出特性，并与Ｒ．Ｊａｉｎ（１９８６）提出的拥挤控制法进行了比较。     

一种基于环振的SRAM型FPGA延迟测试方法

提出一种使用环形振荡器对SRAM型FPGA内部延迟进行精确测试的方法。该方法利用SRAM型FPGA的可重构性在其内部构造环形振荡器,通过基准信号对分频后的振荡信号周期进行测量,从而得到环振回路中逻辑部件的延迟值。应用该方法,对一款Virtex-4型FPGA的内部延迟进行测试。结果表明:在环振初始振荡频率小于芯片工作极限频率的情况下,延迟测试的误差小于1 ps,与其他检测FPGA内部延迟故障的方法相比,检测精度有很大的提高,同时,该方法对SRAM型FPGA具有较高的普遍适用性。     

一种FPGA验证与测试方法介绍

文章重点介绍了一种FPGA验证与测试的方法。该测试方法的优点是不依赖于芯片设计与测试机台,低成本、开发周期短。基于PC、ATE与自制转换软件,对FPGA验证与测试开发技术进行研究。PC主要完成bin文件的生成,自制转换软件主要将bin文件转换为机器可识别的atp文件。ATE导入配置文件、完成信号输入与输出验证。基于该理论对Xilinx公司的XCV1000进行了实验,实验表明该方法可行并能快速实现测试开发与芯片验证,且具有很好的通用性,可用于其他FPGA芯片的测试、研究与验证,还可以应用于不同的ATE机台。     

一种新的基于FPGA的数据格式转换方法

针对目前多数的FPGA都支持浮点IP核,却较少关注数据源获取的问题,提出了一种数据格式转换方法。使用VHDL语言,采用流水线处理方式将ASCII码所表示的一定范围内的实数转换为单精度浮点数。经过ModelSim功能仿真和实际下载验证,该设计的转换时间可达10-1μs量级。利用Matlab对转换结果进行分析验证,该方法的转换精度可达10-9。在此采用的设计结构合理,可为浮点IP核提供数据源。     

基于单驱动和多驱动通道形式组合的FPGA互连结构研究

单驱动实现和多驱动实现是FPGA中单向互连通道的两种实现形式。该文讨论了二者在版图面积、延时等方面的差异,以及它们各自对通道结构的限制。提出在互连结构中将两种实现形式进行组合。并给出一种有效的结构设计方法,通过两级优化得到了面积延时积最优情况下对应的互连线段长度组合方式以及互连实现形式组合方式。与其他结构相比,使用该文方法得到的50%长度为6的单驱动电路,25%长度为8的多驱动电路和25%长度为8的单驱动电路的组合结构,改进了57%～86%的面积延时积。     

基于FPGA高速帧同步设计及性能分析

高速数据传输主要用于传输大容量的格式化数据,在地面接收端先要对数据进行帧同步定位,确定每个正确的编码分组后,才能进行解交织译码处理,恢复出原始结构数据。为了解决高数据吞吐率与芯片的处理速度之间的矛盾,提出了一种基于现场可编程门阵列(FPGA)实现的并行帧同步搜索方法,并对其同步性能进行了分析和测试。该设计具有硬件资源占用少、处理速度高、实时性强、同步稳定可靠的特点。     

基于FPGA的新型异步电动机节能控制器

异步电动机节能控制器多采用模拟电路控制及单片机控制，模拟控制电路调试困难、稳定性差，而单片机控制又受到执行时间及软件抗干扰能力差等问题的困扰。本文介绍的软起动节能控制器采用了先进的现场可编程门阵列（FPGA）技术，结合ASIC专用集成电路，很好的解决了上述问题。给出了FPGA控制的仿真波形，实验结果证明，该控制器具有良好的软起动和节能效果。     

基于FPGA的IP核水印保护方法

随着FPGA在容量、功能和灵活性等方面的不断提高,越来越多IP核以其为基础进行设计,然而基于FPGA的IP核易被第三方窃取并进行非法扩散。通过将用户身份信息作为水印嵌入FPGA,以达到保护IP核安全,防止非法扩散的目的。     

基于FPGA实现多级模板并行匹配

针对图像匹配技术中多级模板相关匹配算法具有重复性大、计算简单等特点,由于DSP实现该算法实时性不能满足要求,为此采用FPGA来实现多级模板相关匹配.在分析多级模板并行处理优势的基础上,重点研究多级模板相关匹配算法的系统架构以及FPGA硬件实现过程.并在Altera公司的CycloneⅢ系列FPGA硬件平台和Modelsim仿真软件上对该算法进行了功能和时间测试、匹配性能验证.该设计在提高性价比的同时达到实时性要求,为整个跟s踪系统性能实现最优奠定了基础.