数模混合电路的工艺开发

本文简要说明了数模混合电路工艺平台的建立过程中，单项工艺的开发和工艺集成的建立。     

数模混合电路的PCB设计

高速PCB的设计中,数模混合电路的PCB设计中的干扰问题一直是一个难题。尤其模拟电路一般是信号的源头,能否正确接收和转换信号是PCB设计要考虑的重要因素。文章通过分析混合电路干扰产生的机理,结合设计实践,探讨了混合电路一般处理方法,并通过设计实例得到验证。     

数模混合电路PCB的电磁兼容设计

数模混合信号电路PCB的设计很复杂,元器件的布局、布线以及电源和地线的处理将直接影响到电路性能和电磁兼容性能。本文系统地介绍了数模混合信号电路设计时的注意事项及在实际应用中所采取的优化电路性能的措施。     

数模混合电路测试方法与DES理论的运用

近年来,数据混合电路被广泛的应用于程控技术、实时系统及无线通讯等电子设备中.但是,随着对电路稳定性提出了更高的要求,需要采取有效的方式对数模混合电路进行测试分析.     

数模混合电路的全芯片防静电保护

随着集成电路的迅速发展,特别是数模混合电路的广泛应用,静电放电(ESD)已成为导致集成电路内部静电损伤的可靠性问题,它常常在集成电路的输入、输出端口以及从电源到地的电路内部形成,给芯片的制造和设计带来了很大的困难.文章对芯片防静电保护电路进行了总结,分析和讨论了几种数模混合电路防静电保护技术.     

PSpice在数模混合电路分析中的应用

文章介绍了应用ＰＳｐｉｃｅ 软件对数模混合电路分析时在元件模型库中调用数字电路元件的正确方法，并通过电路分析时经常遇到的几个具体问题介绍了ＰＳｐｉｃｅ 的应用技术     

高速数模混合电路信号完整性分析与PCB设计

随着科技持续发展,各种电子产品不断涌现,逐渐走上高集成度、高可靠性等道路。在电路板发展中,高速数模混合电路成为新的发展趋势,被广泛应用到不同领域、行业中。由于高速数模混合PCB不同于传统的PCB,需要灵活运用新的方法来合理设计PCB,确保高速数模混合电路的稳定运行,其信号具有其完整性,更好地发挥自身的作用。     

数模混合电路故障诊断方法的研究

随着电子技术的迅猛发展,电路系统的复杂程度急剧增加,越来越多的电路同时包含了数字信号和模拟信号,使得电路系统的测试难度越来越大,电路测试也因此面临着更大的挑战。目前的电路故障方法主要还是针对数字电路和模拟电路的,但是数模混合电路的测试仍然是一个很年轻的领域。针对目前数模混合电路测试的现状,对其故障诊断的各种方法的基本思想进行介绍。重点介绍基于DES理论的数模混合电路故障诊断。     

SJ／Z 11354-2006《集成电路模拟／混合信号IP核规范》概要

本指导性技术文件是在参照VSIA（Virtual Socket nterface Alliance）《Analog／Mixed—Signal VSI Extension Specification Version 2．2》的基础上制定的，并得到了VSIA的版权许可。     

SJ/Z 11354-2006《集成电路模拟/混合信号IP核规范》概要

本指导性技术文件是在参照VSIA(Virtual Socket Interface Aliiance)《Analog/Mixed-Signal VSI Extension Specification Version 2.2》的基础上制定的,并得到了VSIA的版权许可.     

一种用于数模混合电路的可测试性设计IP核

介绍了一种用于数模混合电路的可测试性设计IP核。该IP核可作为辅助测试的模块嵌入到数模混合电路中,利用串口通信技术,由单片机(MCU)或FPGA向IP内部串行输入控制信号,完成对待测数模混合电路的数字校正和模拟校正或者输出待测电路中的部分静态电压节点,由此提高测试的成功率。电路采用TSMC 65nm工艺设计并流片,功耗为600μW,核心面积为110μm×80μm,适合数模混合电路的片上集成。     

数模混合电路故障诊断技术的研究

随着电子技术的迅猛发展，电路系统的复杂度急剧增加，目前约有60％的芯片同时包含了数字和模拟两种信号，电路测试也因此面临着更大的挑战。虽然电路测试技术从模拟电路测试发展至今也有几十年的时间，但数模电路的测试仍然是一个很年轻的领域。针对目前数模混合电路测试的发展现状，对其故障诊断的各种方法的基本思想进行了介绍，指出了各个方法的优点以及存在的缺陷。在最后探讨了数模故障诊断技术在实际中的应用，并对该学科今后的发展方向进行了预测。     

数模混合信号的测试与仿真

VLSI的发展特别是SoC的出现，对混合信号测试的研究提出了紧迫的要求。结合系统级芯片的可测试性设计技术所面临的技术难点．本文着重讨论了目前现有的各种测试手段及其各自的特点。     

一种混合信号型时分复用上电复位及模拟音量控制电路

为了满足助听器SoC高精度、低功耗应用,提出一种基于8位逐次逼近模数转换器的混合信号型时分复用上电复位及模拟音量控制电路。该电路利用逐次逼近模数转换器输出结束标志信号作为时分信号,对电池电压和模拟音量电压进行交替检测。数字逻辑电路可实现对上电、欠压阈值以及延迟时间的灵活配置,同时也可进行信号处理以及产生上电复位和欠压报警信号。电路采用SMIC 130nm 1P8M混合信号工艺实现。测试结果表明,在供电电压1V时,电路能够完成高精度的上电复位、欠压报警和模拟音量检测功能;输入120 Hz正弦信号和15kHz时钟频率时,逐次逼近模数转换器输出信号最大信噪失真比为46.5dB,功耗仅有86μW。     

Specification and Validation of Protocols

Complex protocols are used to coordinate remote activities in computer networks. To insure proper operation, formal techniques of protocol definition and validation have been proposed, and developed to the point that they can be applied to actual protocols. However, much work remains to be done in order to cope with protocols of ever-increasing complexity; in particular, those coordinating the activities of many interacting entities. The characteristics that determine the applicability of the different specification and validation techniques to a protocol will be discussed. We will define the "topology" of a protocol, and treat also protocols that are intended to work in a variety of configurations, as well as configurations which may change in time (i.e. "evolving topologies"). Finally, based on this new general point of view, a short survey of specification and validation techniques will be presented, and the extensions needed to handle complex protocol characteristics will be discussed.     

SJ/Z 11353-2006《集成电路IP核转让规范》概要

本指导性技术文件是在参照VSIA（Virtual Socket Inter face Alliance）《Virtual Component Tramster Specification Version2．1》的基础上制定的，并得到了VSIA的版权许可。     

硬件电路的属性说明语言

传统的对系统功能规范说明都是采用自然语言,这种说明形式一般都是比较含糊的,并且由于缺乏标准的机器可执行代码而无法进行验证.本文介绍的属性说明语言（PSL）是一种易于读写、语法精简、语义严格清晰、表达能力强大、机器可执行的标准硬件设计属性说明语言.并对他在Modelsim SE 6.0仿真工具中的使用做了具体的介绍.     

集成电路ESD设计验证技术

传输线脉冲(TLP)测试是当前电路设计工程师研究ESD保护器件特性和进行ESD加固设计的有力工具.分析了ESD应力作用下MOSFET的工作原理,指出精确测试保护器件或电路在ESD大电流应力下的I-V特性曲线,提取特征参数,将有利于ESD加固设计的一次成功;通过对典型TLP测试波形的分析,将TLP试验与器件的大电流响应建立联系;最后对扩散电阻和nMOSFET的TLP典型I-V特性进行了分析,并给出了实际的设计参数.