基于FPGA的音频播放系统设计

介绍了基于FPGA的嵌入式数字音频播放系统的设计.该设计在FPGA上利用WM8731编/解码芯片,通过配置SOPC中的NiosⅡ软核CPU和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合软件设计来控制音频编/解码芯片和SD卡,实现了音频信号的D/A转换、存储、播放等功能.由于采用了SOPC技术,使得该系统具有集成...     

基于FPGA的DDS函数信号发生器设计

函数信号发生器在电路实验和设备检测中具有十分广泛的用途。本设计应用Altera公司的Cyclone II系列芯片基于Nios II嵌入式处理器的SOPC技术,设计完成了双踪函数信号发生器系统。本设计基于DDS原理,结合Nios软核作为外围和数据控制器,同时较全面地利用Quartus和NiosIDE的设计方法,使单片FPGA芯片实现高精度、高频率的双通道各信号源的产生。仿真结果表明,本函数信号发生器频率及相位可灵活调整且分辨率高,能够实现频率及相位的快速切换。     

基于SOPC的DDS信号源的实现

本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。     

基于SOPC技术的数字音频处理系统设计

介绍了一种基于语音编解码芯片TLV320AIC23和可编程片上系统(SOPC)技术的嵌入式数字音频处理系统设计方案,通过在Altera公司的CycloneⅡFPGA上配置NiosⅡ软核处理器、语音芯片TLV320AIC23的I2C配置模块、数字音频处理模块等相关接口模块来搭建硬件平台,并利用软件集成开发环境NiosⅡIDE进行软件设计来控制整个系统工作。最后对整个系统进行了调试,实验结果表明系统实现了数字音频的高速采集、存储及回放等功能。     

基于NIOSⅡ软核的嵌入式信令处理系统实现

文章介绍嵌入式通信信令处理系统的设计，充分利用了NiosⅡ软核特性，基于SOPC设计思想．在一块FPGA芯片内实现一个相对独立的佶令处理系统。并结合整个系统的开发过程，介绍此类系统硬件、软件的设计方法和流程。     

基于SOPC的非致冷红外热成像系统的研制

针对传统基于DSP+FPGA/CPLD架构的红外热成像系统存在体积大、数据传输链路长、功耗大等缺点,提出一种基于片上可编程(SOPC)的非致冷红外热成像系统.利用SOPC定制NIOSⅡ软核处理器、存储控制器及外围电路等成像系统的硬件,并由NIOSⅡ软核实现红外图像的处理和显示,使系统软硬件高度集成在同一芯片内.与传统的红外热成像系统相比,基于SOPC的非致冷红外热成像系统具有体积小、功耗低、性能稳定的优点.     

UP3板在SOPC嵌入式系统教学实验中的应用

FPGA的可编程片上系统（SOPC）在嵌入式系统的实现中已得到越来越广泛的应用。本文首先概要地介绍基于Nios Ⅱ软核处理器的SOPC嵌入式系统构建及其硬软件协同设计流程,并给出了一个设计实例。在此基础上,从强化工科学生专业综合素养和提高实践能力出发,在基础实验、课程设计和课外项目训练三个不同层次上对以Altera UP3板为实验平台的SOPC嵌入式系统课程实验教学进行了探讨。     

基于Nios的IP网络电话终端设计

本文介绍了如何在Altera开发平台上应用Quartus Ⅱ软件平台的SOPC Builder设计工具,把Nios软核处理器、以太网芯片控制电路、其它外围器件的控制电路及用户逻辑电路都集成在一片FPGA可编程逻辑芯片上.在这个系统硬件平台上运行uc/OS嵌入式操作系统、TCP/IP网络通信协议和应用软件,实现了基于Nios的IP网络电话功能.     

基于SOPC技术的数据采集系统设计

SOPC是Ahera公司提出的一种灵活、高效的片上系统解决方案,它将处理器、存储器、I/O等系统设计所需要的组件集成到一个PLD器件上,构成一个可编程的片上系统.NiosⅡ是Altera公司推出的可以进行SOPC设计的处理器软核.文中提出了以FPGA为核心控制模块结合MAX125模数转换芯片,利用SOPC技术对FPGA进行设计.将NiosⅡ软核处理器嵌入到FPGA中,并编译集成其它模块实现高速数据采集系统的设计方案对FPGA的程序进行仿真,对系统硬件测试结果进行分析,证明系统可以稳定可靠的运行.     

基于SOPC的SVPWM信号发生器的实现

本文提出了一种基于SOPC技术的SVPWM信号发生器的实现策略,采用Verilog HDL定制系统需要的外设,并在FPGA芯片内部嵌入一个NiosⅡ处理器软核,从而采用软硬件协同工作的方式来实现SVPWM调制算法。该方案结合了SVPWM与SOPC技术的优点,在高性能的控制系统中有重要的应用价值,为设计高性能的电机控制系统提供了一种全新的实现方法。最后在Altera公司CycloneⅢ系列的EP3C25 FPGA芯片上进行实验,验证了系统的可行性与正确性。     

基于FPGA和DDS技术的信号发生器设计

分析了DDS技术的基本原理和基本结构,介绍了一种基于FPGA的DDS信号发生器设计方法。以FPGA芯片EP2C35F672C8为核心器件,辅以必要的模拟电路,在Quartus II9.0平台下实现系统设计的综合与仿真。实验测试表明该信号发生器输出的波形具有平滑、稳定度高和相位连续等优点,具有一定的工程实践意义。     

基于SOPC的DDS信号发生器设计

直接数字频率合成技术是一种新型的信号产生方法,是现代信号源的发展方向。该系统由FPGA控制模块、键盘、LED显示组成,结合DDS的结构和原理,采用SOPC和DDS技术,设计出具有频率设置功能的多波形信号发生器。以Altera公司的CycloneⅡ的核心器件EP2C35为例,NIOSⅡCPU通过读取按键的值,实现任意步进、不同波形的输出显示功能。     

基于FPGA的DDS信号发生器的设计与实现

针对专用DDS芯片功能单一的缺点,提出了基于FPGA的DDS信号发生器的设计方案。利用Xilinx公司的ISE完成了系统核心部分数控振荡器的设计,其中波形存储器通过调用IP核实现,方便且集成度高。通过功能模块仿真与最终完整电路测试,表明基于FPGA的DDS信号发生器稳定度高,分辨率高以及转换速度快,而且能够输出任意波形的信号。由于FPGA实现软核处理器,因此可以方便地对DDS进行修改与优化,具有无与伦比的灵活性。     

一种基于FPGA的信号发生器的设计方法

介绍了一种基于FPGA(Field-Programmable Gate Array)的信号发生器的设计方法,应用VHDL及QuartusⅡ软件所提供的原理图输入设计功能,结合DDS(Direct Digital Frequency Synthesis)直接数字合成技术加以实现一个可应用于数字系统开发或者实验所使用的信号发生器,它具有结构简单,性能稳定,结构灵活的特点。     

基于SOPC和DDS技术的介电电泳芯片控制系统设计

介绍了一种利用SOPC和DDS技术控制介电电泳芯片的方案.通过FPGA的DSP开发工具DSP Builder对直接数字频率合成器(DDS)进行建模,在QuartusII软件中生成DDS IP核.以Altera公司的嵌入在FPGA(Cy-clonII EP2C35)中的RISC结构的CPU软核NiosII为基础,控制四相位DDS模块实现驱动行波介电电泳芯片所需的四相位正弦波频率、相位和幅度的数字预制和步进,使介电电泳芯片内形成行波介电电场,驱动生物粒子随行波作定向移动,达到分离不同生物粒子的目的.重点讨论了基于DSP Builder的DDS IP核设计,系统的软、硬件实现方法,并通过仿真分析证明了这种设计方法的正确性和实用性.     

DDS信号源的FPGA实现

采用直接数字频率合成技术（DDS）,通过数字控制相位信号的增量在FPGA中实现频率可调的信号发生器,所产生的信号不仅幅度频率灵活可调,并具有频率分辨率高、切换速度快、相位噪声低等优点,因而该系统设计在相关的科研实践中具有重要意义。     

基于AVR和FPGA高精度数字式移相发生器的设计

提出一种结合AVR单片机和采用FPGA实现直接数字频率合成(DDS)的数字式移相信号发生器的新方案。采用FPGA实现的DDS与专用DDS集成芯片相比,其灵活性更好,可生成任意波形,频率分辨率高,转换速度快,稳定性好,精度高,且均可对频率、相位、幅度实现程控,重要的是他作为IP核具有更大的可移植性。