首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 0 毫秒
1.
基于CMOS多功能数字芯片的ESD保护电路设计   总被引:1,自引:0,他引:1  
基于CSMC 2P2M 0.6 μm CMOS工艺设计了一种ESD保护电路。整体电路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工艺的工艺库(06mixddct02v24)仿真,基于CSMC 2P2M 0.6 μm CMOS工艺完成版图设计,并在一款多功能数字芯片上使用,版图面积为1 mm×1 mm,参与MPW(多项目晶圆)计划流片,流片测试结果表明,芯片满足设计目标。  相似文献   

2.
基于CSMC 2P2M 0.6 μm CMOS工艺设计了一种电平转换芯片.整体电路采用Hspice和CSMC 2P2M的0.6 μm CMOS工艺的工艺库(06mixddct02v24)仿真,基于CSMC 2P2M 0.6 μm CMOS 工艺完成版图设计,并在一款多功能数字芯片上使用,版图面积为1mm×1mm,并参与...  相似文献   

3.
芯片I/O缓冲及ESD电路设计   总被引:3,自引:0,他引:3  
湛伟 《电子质量》2006,(11):32-35
文章详细介绍了基于CMOS的芯片I/O缓冲电路分类,功能,电路及版图设计的一些考虑以及芯片引脚的静电保护问题.  相似文献   

4.
本文简要地回顾了CMOS电路芯片上ESD保护电路设计技术发展概况,给出了在中小规模、大规模及超大规模各阶段的CMOS电路芯片上ESD保护电路的主流技术,双寄生的SCR结构VLSI CMOS芯片上ESD保护电路的最新设计技术,就其ESD保护原理、设计技术及取得的成果做了较详细分析和探讨。对于研制高密度、高速度的VLSI CMOS电路。开展高ESD失效阈值电压,小几何尺寸及低RC延迟时间常数保护电路的  相似文献   

5.
提出用 CMOS源极跟随缓冲电路以较少的电路段数快速驱动大电容负载 .HSPICE模拟结果表明 ,在负载电容为基本栅电容的 10 0倍及 6 0 0 0倍时 ,CMOS源极跟随缓冲电路具有高于多段倒相器缓冲电路的负载驱动能力 ,且占有面积小 .从而较好地解决了高速驱动芯片内各种数据传输及外部负载的问题 .该电路结构简单 ,易于实现 ,且制作工艺与标准 CMOS工艺完全兼容 .  相似文献   

6.
提出用CMOS源极跟随缓冲电路以较少的电路段数快速驱动大电容负载.HSPICE模拟结果表明,在负载电容为基本栅电容的100倍及6000倍时,CMOS源极跟随缓冲电路具有高于多段倒相器缓冲电路的负载驱动能力,且占有面积小.从而较好地解决了高速驱动芯片内各种数据传输及外部负载的问题.该电路结构简单,易于实现,且制作工艺与标准CMOS工艺完全兼容.  相似文献   

7.
随着手持移动设备使用的增加,液晶显示器驱动芯片的功耗问题越来越受到人们的关注,如何减少芯片功耗已经成为设计的重点.设计一款适用于小尺寸液晶显示器的驱动芯片,采用rail-to-rail缓冲放大器和电荷共享技术的列驱动缓冲输出电路.设计中采用rail-to-rail缓冲放大器适应驱动电路的电压极性特点,可以很好地减少静态功耗;并且充分利用了点反转驱动方法相邻行和列电压极性均不相同的特点,采用了一种新的电荷共享技术,使其相邻的行和列相互充电,使动态功耗在理论上减少到原来的25%.  相似文献   

8.
随着射频电路工作频率不断升高,ESD已经成为影响电路可靠性和射频电路性能的重要因素。针对高速射频电路,设计了高速I/O口ESD防护电路和电源到地的箝位电路,并采用斜边叉指型二极管进行版图和性能优化。采用Jazz 0.18μm SiGe BiCMOS工艺对ESD防护电路进行设计和流片。经过测试得出,ESD保护电压最高可达到3000V。更改二极管叉指数取得更高的ESD防护级别,改进后保护电压最高可达到4500V。文中阐述了ESD防护架构的基本原则,并给出了一种采用CMOS工艺设计应用于IC卡晶片上的防护工作电路。探讨了几个关键设计参数及其对ESD保护电路特性的影响,并做出了物理上的说明。  相似文献   

9.
LED显示屏已经成为各类户外户内的广告宣传展示的首选媒介。LED以其寿命长,功耗低节能环保的优点,深受照明和显示行业的欢迎。因此,LED的驱动芯片在市场上也有很大的需求。本文介绍了一种恒流输出大屏幕LED驱动CMOS芯片的设计,工作电压范围是3.3V-5.5V,工作温度范围是-40℃-125℃。该驱动芯片对恒流输出和各路匹配性进行针对性的设计。以外接电流共同调节16路恒流电流大小,串行数字输入输出分别控制16路使能状态,使能端输入PWM信号,对恒流输出进行脉宽调节。该芯片使用HSPICE软件仿真工具设计,并采用HYNIX0.5μm工艺制作,测试验证结果表明,各路恒流输出位间电流误差最大为±2%.  相似文献   

10.
魏廷存  丁行波  高德远 《半导体学报》2006,27(12):2214-2219
在分析中小屏幕TFT-LCD驱动芯片的负荷特性的基础上,提出了一种新型的驱动电压输出缓冲电路结构.通过负反馈动态控制输出级的工作状态,具有交替提供拉电流和灌电流的驱动能力,可有效抑制输出电压的波动.与传统的两级运算放大器电路相比,该电路结构简单,稳定性能好,降低了静态功耗并节省了芯片面积.采用0.25μm CMOS工艺设计并实现了两种不同输出电压的缓冲电路.HSPICE仿真结果表明,输出电压缓冲电路的静态电流为3μA,Offset电压小于±2mV.同时,当TFT-LCD的驱动电压在-8~+16V之间切换时,输出电压的波动范围小于±0.4V,输出电压的恢复时间小于7μs.经对工程样片的测试知,其性能完全满足中小屏幕TFT-LCD驱动控制芯片的要求.  相似文献   

11.
基于CMOS工艺的IC卡芯片ESD保护电路   总被引:5,自引:0,他引:5  
朱朝晖  任俊彦  徐鼎 《微电子学》2000,30(2):130-132
介绍了ESD保护结构的基本原理,并提出一个基于CMOS工艺用于IC卡芯片的保护电路.讨论了一些重要的设计参数对ESD保护电路性能的影响并进行了物理上的解释.  相似文献   

12.
江耀曦  邵建龙  杨晓明  何春 《现代电子技术》2011,34(16):131-132,136
针对CMOS集成电路的故障检测,提出了一种简单的IDDQ静态电流测试方法,并对测试电路进行了设计。所设计的IDDQ电流测试电路对CMOS被测电路进行检测,通过观察测试电路输出的高低电平可知被测电路是否存在物理缺陷。测试电路的核心是电流差分放大电路,其输出一个与被测电路IDDQ电流成正比的输出。测试电路串联在被测电路与地之间,以检测异常的IDDQ电流。测试电路仅用了7个管子和1个反相器,占用面积小,用PSpice进行了晶体管级模拟,实验结果表明了测试电路的有效性。  相似文献   

13.
基于CMOS工艺的AES高速接口电路设计   总被引:1,自引:0,他引:1       下载免费PDF全文
  孙玲  陈海进 《电子器件》2004,27(3):413-415,396
为提高AES加密电路的数据吞吐量,采用0.6μm CMOS工艺设计了输入接口单元电路。该接口电路接收串行的高速数据流,经过串并转换后,输出128路低速并行数据流。CMOS互补逻辑结构降低了电路的功耗。手工版图布局优化了芯片面积,降低了研究成本。  相似文献   

14.
龙恩  陈祝 《电子与封装》2008,8(11):20-23
CMOS Scaling理论下器件特征尺寸越来越小,这使得CMOS电路结构中的闩锁效应日益突出。闩锁是CMOS电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,会在电源与地之间形成大电流通路,导致器件失效。文章首先分析了CMOS电路结构中效应的产生机理及其触发方式,得到了避免闩锁效应的条件。然后通过对这些条件进行分析,从版图设计和工艺等方面考虑如何抑制闩锁效应。最后介绍了几种抑制闩锁效应的关键技术方案。  相似文献   

15.
龙恩  陈祝 《电子工艺技术》2008,29(3):142-145
CMOS Scaling理论下器件特征尺寸越来越小,这使得CMOS电路结构中的闩锁效应日益突出。闩锁是CMOS电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,会在电源与地之间形成大电流通路,导致器件失效。首先分析了CMOS电路结构中效应的产生机理及其触发方式,得到了避免闩锁效应的条件。然后通过对这些条件进行分析,从版图、工艺等方面考虑如何抑制闩锁效应。最后介绍了几种抑制闩锁效应关键技术方案。  相似文献   

16.
17.
设计了一种应用于超低频率的低噪声MEMS传感器接口电路。该电路利用斩波技术降低1/f噪声,并利用MOS电容替代模拟无源元件等方法,使之与数字工艺相兼容。采用CSMCCMOS 0.5μm 2P3MCMOS工艺,实现了增益为36dB的读出电路。该电路的等效输入噪声功率谱密度为13μV/(Hz)~1/2,3阶交调失真为-33.6dB。电路的功耗为10mW。  相似文献   

18.
中小屏幕TFT-LCD驱动芯片的输出缓冲电路   总被引:2,自引:3,他引:2  
魏廷存  丁行波  高德远 《半导体学报》2006,27(12):2214-2219
在分析中小屏幕TFT-LCD驱动芯片的负荷特性的基础上,提出了一种新型的驱动电压输出缓冲电路结构.通过负反馈动态控制输出级的工作状态,具有交替提供拉电流和灌电流的驱动能力,可有效抑制输出电压的波动.与传统的两级运算放大器电路相比,该电路结构简单,稳定性能好,降低了静态功耗并节省了芯片面积.采用0.25μm CMOS工艺设计并实现了两种不同输出电压的缓冲电路.HSPICE仿真结果表明,输出电压缓冲电路的静态电流为3μA,Offset电压小于±2mV.同时,当TFT-LCD的驱动电压在-8~ 16V之间切换时,输出电压的波动范围小于±0.4V,输出电压的恢复时间小于7μs.经对工程样片的测试知,其性能完全满足中小屏幕TFT-LCD驱动控制芯片的要求.  相似文献   

19.
20.
通过国际合作的方式成功研制出了我国首片带光输入光输出窗口的CMOS-SEED集成芯片. 带光输入光输出窗口的CMOS-SEED集成芯片是采用倒装焊的制作工艺把CMOS大规模集成电路和SEED光电子器件结合起来.制作时首先分别利用硅CMOS VLSI工艺及GaAs SEED工艺,制作硅CMOS VLSI电路及SEED列阵,再在两种芯片表面特定位置淀积焊柱,然后将两种芯片面对面精密对准、焊合,最后去除SEED背面的GaAs衬底.作为光接收和光调制器的SEED像元是有高速率、高灵敏度和低功耗,光开关速率可达10 ps量级的光电子器件,SEED像元光窗口的大小为10 μm×10 μm,间距为250 μm.SEED光窗口接收到的光信号进入CMOS电路,经多级放大,由路由控制电路选通路由后,交换到SEED光窗口驱动电路的输入端,调制抽运光源,将交换后的信号由SEED光窗口输出.CMOS电路用16个16选1开关来完成16×16 Crossbar交换矩阵的功能.我们设计完成了CMOS逻辑电路和CMOS集成电路版图,在HP公司采用0.35 μm的生产工艺投片,由Lucent公司Bell实验室提供SEED列阵并完成倒装焊工艺. 用带光输入光输出窗口的CMOS-SEED集成芯片设计制作了自由空间16×16 Crossbar光学交换模块,由二维光纤列阵接口器件及光学系统完成光信号的输入输出,实现了光信号的交换.(OD8)  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号