USB3．0中的CRC校验原理及实现

循环冗余码（CRC）是USB协议中重要的错误检测措施。在此分析了USB3．0数据包的基本格式以及USB3．0协议中CRC校验的特点,针对USB3．0数据高速传输的要求,设计实现并行发送端CRC产生和接收端CRC校验电路,功能仿真结果证明了其有效性。     

EPON中CRC校验码的并行算法实现

EPON是基于以太网技术的宽带接入,采用以太网的帧结构。文章详细介绍了EPON中CRC校验的原理和算法,给出了采用并行电路实现EPON中CRC产生和CRC校验的解决方案,然后用M odelsim进行了仿真。与串行电路相比,这种并行电路提高了CRC算法的实时性能,为进一步实现高速系统创造了条件。     

Fiber Channel协议中CRC编码的硬件实现

介绍了光缆通道（Fiber Channel）协议中CRC校验编码的原理和硬件的实现。并结合仿真结果对面向字节的CRC-32编码器进行了论述。     

基于FPGA超高频RFID系统并行CRC模块设计

根据CRC(循环冗余校验码)算法的原理,和ISO/IEC18000-6标准中超高频射频识别系统对校验电路的要求,分析串行CRC算法,提出了一种并行CRC算法。经Verilog-HDL语言编写该算法程序,在QuartusⅡ9.0软件上仿真。最终给出仿真结果以及并行CRC生成模块和校验模块,仿真结果证明并行CRC算法有效提高了系统中数据的处理速度。     

M6800程序完成循环冗余码校验

<正> 用和数校验法检测比特误码率时,本子程序提供一种串联数据序列上完成循环冗余码校验的简单方法。用软件方法比用相应的硬件方法简单,用硬件方法要求循环冗余码校验(CRC)发生器和附加电路。为M6800微处理器编写的这种子程序的算法与Fairchiled的9401CRC发生器所用的算法相同。这种算法产生16比特校验字,并在传送每字节(如传送每字节到盒式磁带上)时加到存于存贮器的和数校验值上。在给定数据组的最终校验和数与数据调回系统时,该算法     

基于SATAⅡ协议的CRC32并行算法的研究

在介绍CRC校验原理和传统CRC32串行比特算法的基础上,由串行比特型算法推导出一种CRC32并行算法。并结合SATAⅡ协议的要求,完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在ISE平台上编写Verilog硬件描述语言,对SATA协议中帧结构数据进行仿真,验证该CRC32并行算法能够满足SATA接口实时处理的要求。     

UHF RFID系统中并行CRC电路的设计

针对UHF RFID系统中的并行循环冗余校验电路进行了设计和详细的分析。首先对基于经典的线性反馈移位寄存器的串行CRC电路进行了介绍,然后在串行CRC电路的基础上采用迭代法推导出了8位并行CRC电路。UHF RFID系统中采用了CRC-16的校验方法,因此该文着重以CRC-16为例,用Verilog HDL硬件描述语言设计实现了8位并行CRC-16电路,利用ALTERA公司的仿真工具Modelsim对其进行了功能仿真,最后在Quartus II 11.0开发环境下烧录到FPGA芯片上进行了板级验证。结果符合设计的初衷:一次处理1个字节的数据,且满足UHF系统通信速率的要求。     

针对任意位的CRC并行化方法及编解码器的实现

介绍了一种基于查表法的针对任意位数据的任意位CRC并行计算的原理及算法，克服了现有的两类CRC并行算法延时大、毛刺多或仅适于2^n位数据的2^n位CRC校验的缺点。该方法使并行CRC校验的传输数据位数与CRC码位数之间的选择更灵活，并且在加速比、功耗和面积等方面具有优势。     

一种并行CRC校验算法的IP设计与实现

CRC是Cyclic Redundancy Check的简称,即:循环冗余校验。传统CRC编码,由于采用移位寄存器进行串行处理,数据吞吐量已无法适应新的速率要求,所以需要采用并行结构CRC编码器。并行CRC的核心思想就是把一个码块中的数据分成多组,每组数据同时进行处理,最终得到本码块的CRC校验序列。     

可纠正单个错误的并行CRC解码器的设计

在数据传输的过程中通常使用循环冗余校验（CRC）,以检查数据传送过程中是否发生了错误.通常当解码器发现数据帧中有错误发生时都会要求重新发送该数据帧.针对有的同步协议要求解码器同时具有纠正帧头部分发生的单个错误的功能.以CRC的基本原理为基础,分别从算法和程序实现上,介绍了一种高效的硬件实现并行8位CRC-ITU-T检查并纠正发生在16位原始数据和16位CRC码中单个传输错误的校验器.最后给出了相应的综合结果和时序仿真图.     

CAN总线中CRC编码的硬件实现

基于CAN总线数据传输过程中加入的CRC编码技术与原理,本文首先给出了比特串行CRC编码原理及基于除法编码运算的CRC编码算法硬件实现方法。然而,为了满足高速数据传输的需要,本文进一步给出了,利用空间换取时间的比特并行CRC编码算法的详细推导过程,最后是采用VHDL语言与FPGA器件,完成了CAN总线中比特并行CRC编码算法的硬件仿真、综合、布线及下载配置,结果表明完全达到了预期的设计要求。     

CRC8校验算法及在飞机电气综合试验管理系统的应用

为了满足飞机电气综合试验管理系统高速网络通信中数据校验的要求,通过分析串行算法的不足之后采用并行算法实现CRC8校验。为了推导出CRC8校验的并行算法,首先通过描述除法电路结构和运算步骤,推导出串行算法及其实现电路,然后进一步通过演算实现其并行算法。这里首次给出了应用并行算法基于LabVIEW实现CRC8校验的方法,并将其应用于飞机电气综合试验管理系统。     

循环冗余校验码(CRC)的硬件并行实现

讨论了并行计算循环冗余校验码（CRC）原理，并以USB协议使用的两种CRC的计算为侧给出了硬件并行实现CRC的设计方法。     

基于公式递推法的可变计算位宽的循环冗余校验设计与实现

循环冗余校验(CRC)与信道编码的级联使用,可以有效改善译码的收敛特性。在新一代无线通信系统,如5G中,码长和码率都具有多样性。为了提高编译码分段长度可变的级联系统的译码效率,该文提出一种可变计算位宽的CRC并行算法。该算法在现有固定位宽并行算法的基础上,合并公式递推法中反馈数据与输入数据的并行计算,实现了一种高并行度的CRC校验架构,并且支持可变位宽的CRC计算。与现有的并行算法相比,合并算法节省了电路资源的开销,在位宽固定时,资源节约效果明显,同时在反馈时延上也有将近50%的优化;在位宽可变时,电路资源的使用情况也有相应的优化。     

CRC算法在ATM协议识别中的应用研究

网络协议识别技术是网络对抗领域中的一项关键技术。简要介绍了网络协议识别技术在网络对抗中的重要性,依据ATM信元结构,总结归纳了ATM协议的基本特征,详细分析了CRC搜索算法的基本原理、实现步骤和方法,基于CRC搜索算法,重点分析了2种利用HEC字节进行ATM协议识别的方法——固定边界搜索法和移动窗口搜索法,并依据协议识别过程设计了移动窗口CRC检测模块的实现框架。     

在OpenRISC中实现CRC32并行计算

随着RISC CPU/DSP处理速度的提高,使得使用微码程序来实现原来只有用ASIC才能实现的高速通信链路上的数据适配和处理成为可能.该文介绍了一个开源的RISC处理器体系结构,并为了使之适用于通信处理,在其中增加了一个CRC32的并行计算单元,用以支持用微码指令计算CRC,并行计算宽度为32 bits.对所提的CRC32并行计算方法进行了详细阐述.     

总线协议中的CRC及其在SATA通信技术中的应用

分析了基于总线协议下的CRC校验关键技术的算法及实现原理。提出了一种适合总线协议生成多项式的CRC产生器与校验器的硬件电路实现方法。通过该方法,依照SATA国际I/O标准,编写的CRC产生器与校验器Verilog 代码,已通过VCS的仿真验证,并成功集成于SATA总线,实现了该总线的通信。该方案进行的CRC产生器和校验器设计,具有可靠性高,实用性广,便于提高工程开发效率等优点。     

基于MCU的嵌入式在线升级系统的设计与实现

在基于MCU的嵌入式应用中,应用程序一般是通过仿真器烧写到片内存储器中的,该方式的缺点是应用程序的更新和升级必须依赖仿真器,而且程序一旦更新不成功,会破坏原有的程序。为了解决此问题,在Xmodem通信协议的基础上,设计了一种基于MCU的嵌入式在线升级系统,并给出了该系统的详细设计流程。