铁电在DSP系统中的应用

介绍了一种具有SPI总线的高速低功耗的FRAM铁电存储器FM25CL64，对该器件的性能特点、工作原理和使用方法做了详细描述，并介绍了TI公司DSP芯片TMS320VC33—150的串行外设接口，给出了铁电存储器FM25CL64与TMS320VC33—150的硬件连接电路和应用程序实例，实际应用中证明了通过文中设计的电路及程序可有效地实现高速DSP与串行存储器的无缝连接，充分利用DSP资源。     

铁电存储器在数字信号处理系统中的应用

介绍一种新型FM18L08型铁电存储器，分析TMS320VC25402型数字信号处理器(DSP)的并行引导装载模式，给出一种基于铁电存储器的DSP脱机独立运行系统的设计方案，并将该方案成功地应用在一种语音门锁系统中。     

NEC将从高通和爱立信采购3G芯片

Ramtron International公司宣布推出采用双扁平无铅(DFN)塑料封装的铁电随机存取内存(FRAM)产品。该公司现有的FRAM产品均采用薄形封装和小尺寸印刷电路板(PCB)，型号分别为FM24CL16、FM25CL64和FM25L256。其中，FM24CL16的封装尺寸为3．0×6．4mm的封装，而FM25CL64和FM25L256则采用4．0×4．5mm封装。     

铁电存储器FM24CL64与TMS320C5509在数字信号处理中的配合应用

TMS320C5509是TI公司推出的一款数字定点DSP芯片,它支持I2C(inter-Integrated circuit)协议并为此提供了专门的外设接口(第89管脚SDA和第90管脚SCL).笔者给出了用铁电存贮器FM24CL64与DSP相连来共同实现DSP在突然调电时进行数据保护的方法.     

铁电存储器FM3808在DSP并行引导转载模式中的应用

本文介绍了美国Romtron公司生产的一种新型非易失、超低功耗的铁电存储器FM3808的性能特点、内部结构和工作原理，同时还分析了TMS320VC5402 DSP的并行引导装载模式，给出了DSP与FM3808组成的并行引导接口方案。     

铁电存储器FM3116在工程机械监控系统中的应用

铁电存储器是一种新兴的非易失性存储器，FM3116是RAMTRON公司新推出的铁电存储器芯片，该芯片具有非易失性存储、实时时钟、低电压复位、看门狗计数器、非易失性事件计数器等功能。文章在简要介绍了FM3116芯片的基础上，给出了一个基于FM3116和80C196单片机的数据记录系统的设计方法，该系统已成功应用于某工程机械安全监控系统中。     

基于FM20L08铁电存储器的实时数据采集系统

铁电存储器以其易用、快速、非易失以及越来越大的存储容量吸引了很多电子工程师的关注。文中介绍了FM20L08铁存储器的主要特点以及FM20L08与单片机的连接及编程方法．同时给出了一款用铁电存储器保存数据的实时数据采集系统的设计方法。     

Ramtron 64千位串行F-RAM存储器达到汽车电子AEC-Q100标准

Ramtron International Crporation扩展其符合AEC-Q100标准要求的F-RAM存储器产品,FM24CL64 64千位 (Kb) 串行F-RAM已通过认证,可在-40℃～ 85℃的Grade 3汽车温度范围内使用.FM24CL64是Ramtron不断扩充的通过Grade 1( 125℃) 和Grade 3 AEC-Q100认证的汽车存储器产品的一部分.     

基于FM24C16的脱扣器寿命测试仪

介绍了一种具有两线接口的高速低功耗串行通信的铁电存储器FM24C16,对器件的基本结构、工作原理和使用方法作了详细的描述,并介绍了FM24C16在以AT89C51为控制核心的脱扣器寿命测试仪中的应用,给出了铁电存储器FM24C16的读写程序流程图。     

基于铁电存储器编程技术的DSP SPI引导装载方案

介绍了一种SPI接口的新型铁电存储器FRAM,同时还分析了TMS320VC5402DSP的SPI引导装载模式,提出了一种基于FRAM编程技术的DSP脱机独立运行系统的设计方案。     

基于小型无人机飞行试验的数据采集器

研究了基于小型无人机飞行试验的数据采集器。利用单片机C8051F121全双工串口UART实时接收飞行试验数据,将数据保存在FLASH芯片K9K8G08U0A中;采用铁电存储器FM25CL64保存数据链表;设计数据提取软件,使用者可根据需要将存储在FLASH芯片K9K8G08U0A中的数据下载到上位机中进行分析和处理。该数据采集器体积约50mm×35mm,成本仅200元,容量为8Gbit,能存储30h的试验数据,保存数据约10年,使用方便可靠,完美实现了试验数据实时记录和按需提取,具有重要的工程应用价值。     

铁电存储器FRAM在风速仪中的应用

本文介绍了一种具有SPI接口的铁电存储器FM25L256,以及其与C8051F020单片机的接口电路在风速仪中的应用,并给出了相应的硬件连接图和读写软件流程.这种方式具有非易失性、高速读写、超低功耗、几乎无限次擦写,并且占用极少单片机引脚数的优点.以后必将成为MCU外扩数据存储器的主要方式.     

质心跟踪算法在小内存DSP上的快速实现

设计了以TMS320DM6437为核心的信标光高速探测与处理系统。由于TMS320DM6437内存较小,片内数据内存只有128 KB,大量的数据图像无法一次移入片内RAM,这就使得现有的图像质心跟踪算法无法在TMS320DM6437上快速运行。针对这一问题,在质心跟踪算法的基础上提出了一种新的数据处理方法,使之在保持质心跟踪算法的跟踪精度、可靠性的同时可以高速运行在小内存的DSP系统上。     

基于软件无线电的FM正交调制器的实现

基于软件无线电(SDR)的思想,介绍了一种新型FM调制方法———正交调制,并利用Xilinx的高级系统级FPGA仿真工具System Generator for DSP对这种正交调制方法进行建模、仿真。实验结果表明,用正交调制的方法可以方便地实现FM调制。用数字方法为实现FM调频广播或超短波FM电台提供新的解决方案。     

一种新的基于TMS320C6000 DSP的Flash引导自启动方法

DSP的Flash引导启动已被广泛运用。针对传统方法用两个项目文件分别完成应用程序的调试和程序代码的烧写问题,提出了一种在一个项目文件中去完成应用程序的调试和程序代码的烧写方法。方案中,运用了在上电复位时DSP可以由EMIF引导自动搬移CE1起始地址1 kbyte到地址0x00的思想,解决了存放在Flash中的Bootloader引导程序复制到DSP的内部RAM起始地址去执行的问题,实现了由Bootloader引导程序从Flash中加载应用程序的功能,完成了DSP的Flash引导启动。实验结果表明,所提出的方案可靠、方便。     

基于FPGA和DSP的高速图像处理系统

为了提高图像处理系统的高性能和低功耗,提出了一种基于FPGA和DSP协同作业的高速图像处理嵌入式系统,其中DSP为主处理器,负责图像处理,而FPGA为协处理器,负责系统的所有数字逻辑。整个系统中FPGA和DSP的工作之间形成流水,同时借助于单片双口RAM(CY7C025AV-15AI)完成两者的通信,比使用单片DSP建立的处理系统性能提高25%左右。该系统具有可重构性,方便其他的算法于该系统上实现。     

基于DSP开发系统设计与实现

为了设计一个性能稳定的DSP开发系统,利用TI公司最新推出的TMS320F28335作为微处理器,该芯片为32位浮点型DSP。在采用浮点DSP设计系统时,不需要考虑处理的动态范围和精度,比定点DSP在软件编写方面更容易,更适合采用高级语言编程。外围电路主要包含电源电路、RAM扩展电路、晶振电路和复位电路,用来辅助DSP的工作。利用电源管理芯片设计电源电路,可以有效解决其他型号的DSP对上电顺序的要求;扩展的外部RAM可以使程序的调试与下载更加方便。利用外部时钟源作为时钟输入,使其输入时钟更加稳定的同时,也可为具有相同时钟的多个DSP使用。利用三端监控芯片来实现系统的手动复位和自动复位,使系统的稳定性大大提高。     

一种新结构FFT算法及其FPGA实现

本文给出了一种面向FPGA实现的新结构FFT算法,并利用FPGA器件内部丰富的逻辑单元,RAM、ROM和DSP块实现了FFT核心运算的并行化,与利用传统结构实现的FFT相比大大提高了FFT的运算速度,与用DSP实现的FFT相比速度也要快得多。     

双口RAM在图像处理系统中的应用研究

基于图像处理系统实时性和大数据量冲突的问题,提出了在图像处理系统中使用双口RAM的方法。介绍了双口RAM的功能和特点,以IDT70V09芯片为例给出了图像处理系统中应用双口RAM的系统架构设计、硬件接口设计、系统软件设计以及FPGA和DSP对双口RAM操作软件的详细设计,并针对双口RAM的端口争用问题与解决方法进行了详细讨论,对系统的印制板设计和电路调试提出了建议。最后对图像处理系统进了功能测试,证明了采用双口RAM设计的系统的稳定性和可行性。     

A robust 8F2 ferroelectric RAM cell with depletiondevice (DeFeRAM)

This paper describes an area-penalty-free, leakage-compensated, and noise-immune 8F² cell design suitable for high-density, low-power ferroelectric RAM (FeRAM) generations. The new concept features a 1T1C ferroelectric memory cell containing an additional depletion device (DeFeRAM) controlled by the passing word line in a folded bit-line architecture. The depletion device permits the use of a common cell plate at intermediate voltage level. A highly reliable three-level word-line driver circuit design is discussed