一种高速数据采集系统的设计与实现

为满足某星载SAR雷达关键性技术验证的需求,设计并实现了一种大带宽、多通道、多模式的高速数据采集系统。系统由采集单机和记录仪两部分组成,采集单机采用通用灵活的FMC子母板架构,母板为接口丰富的通用信号处理板,子板为可灵活更换的信号采集卡。采集单机通过高速光纤传输数据至记录仪,记录仪配有大容量DDR3进行高速数据缓存,由PCI-E总线将数据存储至计算机。采集系统成功完成某星载SAR雷达进行的机载飞行试验数据的采集,试验结果验证了设计方案的正确性和可行性。     

基于FPGA的高速数据采集系统的实现与性能分析

为了满足信号处理中数据采集系统的高速及高精度的要求,设计了一个利用高精度的16bit AD9262、FIFO以及FPGA实现的高速数据采集系统。通过FPGA控制高速A/D转换和FIFO的读写,并由CPCI总线将数据传输至上位机,然后利用Matlab平台及FFT算法对采集系统的A/D转换器进行动态参数分析,实验数据表明AD的各项动态参数达到设计要求,从而验证了该高速数据采集系统设计的合理性。     

基于FPGA的多通道高速数据采集系统

为满足某雷达实验平台的需求,设计并实现了一种基于通用串行总线USB的多通道高速数据采集系统。该系统以现场可编程门阵列（FPGA）为核心,利用多组高采样率AD实现多通道高速采集。为保证数据通路的畅通,每通道配备大容量DDR2进行高速数据缓存,并利用DDC降低数据写入速率。系统采用EZ_USBFX2LP系列USB芯片的Slave FIFO接口方式将数据回传至计算机中,由计算机应用程序进行控制、数据采集和波形显示。整个系统由硬件部分、FPGA内部逻辑、USB固件、设备驱动和应用程序构成。经过测试,系统在80MHz采样率下,可以实现中心频率60MHz、带宽10MHz信号的有效采集。测试结果验证了设计方案的正确性和可行性。     

三通道高速数据采集与脉冲压缩系统的实现

介绍了一种三通道高速数据采集与脉冲压缩系统的研究与实现。系统使用AD13465实现14位32MSPS数据采集，使用FPGA实现1024点和256点可变点数脉冲压缩。脉压模块采用双蝶形运算单元并行处理，其中的基4蝶形运算单元可同时完成FFT、复乘和IFFT运算，使硬件的规模减少到正常情况下的1／3。系统采用块浮点算法以提高动态范围。脉压结果使用32位IEEE754／854浮点格式输出。整个芯片完成1024点和256点脉压时间最快分别为57．70μs和12．65μs。     

彩和FPGA技术实现高速数据总线解码器

本文介绍了ＦＰＧＡ器件的内部结构，工作原理，重点讨论了在工作频率较高，对延时要求较严格的情况下，如何利用ＸＡＣＴ开发系统实现高速数据总线解码器，并通过方案比较分析，得出采用ＦＰＧＡ器件的优越性。     

基于ARM与FPGA的高速数据采集技术研究

现场可编程门阵列(FPGA)与ARM(高级RISC微处理器)的结合能降低系统体积并实现强大的功能,在数据采集系统中得到越来越广泛的使用,FPGA与ARM之间的高速数据传输是系统实施的最具挑战性的问题之一。在本文中,我们使用FPGA来从前端获取海量数据,将其发送到ARM,同时ARM通过TCP/IP协议传输数据到远程计算机。本文主要介绍了FPGA和ARM之间高速传输方法的接口设计。该理论研究表明,这种方法最大传输速度可以达到50MB/s。     

一种PCI Express总线高速数据传输系统

针对数据加密系统中传输数据量大、对传输速度要求高的问题,基于PCI Express协议设计一种高速数据传输系统。系统选用PEX8311芯片实现PCI Express协议,基于PEX8311的DMA传输模式定义系统数据传输方式,选用现场可编程门阵列(Field Programmable Gate Array,FPGA)芯片实现数据加密系统的管理功能,数据加密设备通过PCI Express接口与系统主设备进行通信。实际测试结果显示,设计方案可行,且在提高系统性能方面有明显的优势。     

一种FPGA的高速IP验证方法研究与实现

当前高速串行通信技术已被广泛地应用于电子、计算机等各个领域,高速信号质量的好坏决定了整个系统的好坏,因此对高速信号的验证变得极其重要。现场可编程门阵列（FPGA）作为高速串行通信中不可取代的高性能新品,对电子信息系统的先进性、安全性和可靠性起到决定性作用。FPGA内部集成多个高速知识产权（IP）,因此对FPGA的高速IP进行验证测试变得尤为重要。通过误码率测试仪（IBERT）核来监控和评估高速IP,介绍了IBERT的基本功能、实现方法,以及高速串行收发器（GTX）的工作原理和验证方法。同时基于KC705平台搭建验证环境,使用IBERT核调整激励参数,对FPGA的高速串行接口进行验证,并对其误码、抖动和眼图进行详细的分析。实验证明,该方法大大地提高了IP的评估质量和效率。     

采用FPGA技术实现高速数据总线解码器

本文介绍了FPGA器件的内部结构、工作原理，重点讨论了在工作频率较高，对延时要求较严格的情况下，如何利用XACT开发系统实现高速数据总线（HighSpeedDataBus）解码器，并通过方案比较分析，得出采用FPGA器件的优越性。     

一种基于FPGA的高速数据记录系统的设计

提出了一种基于SOPC技术的数据采集和存储系统的解决方案.系统通过使用microhlaze软核处理器实现了一个可配置的高速、大容量可独立工作的连续数据流采集记录系统.系统采用模块化的设计思想,具有设计灵活、集成度高,较小的体积和较低的功耗等优点,克服了常规存储设备容量小,记录时间短,独立性不强的缺点.相关技术指标满足设...     

高速数据采集系统中USB3.0数据传输接口设计

高速稳定可靠的数据传输在高速数据采集系统中扮演着重要的角色。针对弹载电子测试仪对高速数据传输的要求,设计了一个基于USB3.0的高速数据采集传输系统。该系统数据传输部分采用Cypress公司CYUSB3014芯片作为接口芯片,详细介绍了接口连接及硬件工作过程;介绍了USB3.0接口的软件设计主要模块,如DMA通道、GPIF II可编程接口等固件编程。实际测试表明：该系统实现了数据高速可靠传输,固件程序能够正常稳定的运行。     

基于VIM接口的多路高速数据采集回放模块

介绍了一种基于VIM接口的多路高速数据采集回放模块。FPGA的采用 ,使得数据采集、数据回放功能具有很强的灵活性和通用性 ,满足了不同应用的需要。通过VIM接口 ,解决了与DSP间的高速数据传输问题 ,使得DSP的性能得以充分发挥     

一种有效的高速数据采集方式

随着电子技术的发展,在智能化系统中要求传送的数据量愈来愈大,速度愈来愈快,所以设计性能优良的高速数据采集电路一直是电子设计中的一个关键技术。给出了利用FPGA实现DMA方式的高速数据采集电路的设计思想,工作原理和实施方案。把FPGA用作DMA控制器、采集控制器和总线控制器。该设计有效地解决了单片机应用领域中速度较慢的CPU和高速的A/D转换器之间的速度配合问题,具有电路设计简单、可靠性高、传输速度快等特点,而且特别适用于采集大量数据的情况。时序仿真和实际应用都证明了设计的正确性,从而解决了在单片机系统中较难解决的问题。     

基于FPGA的高速数据采集系统的设计与实现

高速数据采集系统主要由AD、FPGA和DSP组成。该系统的采样精度为12 bit,采样率为100 MSPS。首先介绍了系统中AD部分的两种前端调理电路的设计与实现,并作了对比,然后介绍了AD的时钟电路,说明了基于Verilog的FPGA程序设计过程。通过调试优化后可以在DSP中稳定、纹波较小地读到AD量化后的数据。     

基于FPGA的高速数据采集系统设计

为了在提高数据采集卡的速度的同时降低成本,设计了一种应用流水线存储技术的数据采集系统。该系统应用软件与硬件相结合的方式来控制实现,通过MAX1308模数转换器完成ADC的转化过程,采用多片Nandflash流水线数据存储模式对高速采集的数据进行存储。搭建硬件电路,并在FPGA内部通过编写VHDL语言实现了采集模块、控制与存储模块和Nandflash存储功能。调试结果表明,芯片的读写时序信号对应的位置准确无误,没有出现时序混乱,且采集速度能保持在10 Mb/s以上。系统实现了低成本、高速多路采集的设计要求。     

基于单片机波形采集存储和回放系统

这里设计是以C8051F020单片机最小系统为核心,将采集到的波形信号通过C8051F020集成的模数转换（A／D）、数模转换（D／A）完成相应的信号转换,并将波形信号存储于外接的MB85RS256存储器中,实现波形采集、存储和回放的功能。同时,系统外扩（LCD,LiquidCrystalDisplay）,在LCD上显示波形信号的周期和峰峰值。该系统能够同时采集两路信号波形,并按先后顺序存储在存储器中,读取存储器实现两路信号波形的回放功能。实验结果表明,该系统能够实现相应的功能,性能安全,可靠。     

基于FPGA和DSP的高速数据采集系统的设计

数据采集与处理系统的设计是现代信号处理系统的基础,被广泛应用于雷达、通信、图像处理、遥感遥测等领域。在对WCDMA数字基带接收机的设计中,提出了一种基于FPGA和DSP的高速数据采集方案。该方案将A/D采样的数据送往FPGA,经过FPGA预处理后送到DSP,最终通过CPCI接口送到主控台。详细介绍了设计思想、具体的硬件连接以及FPGA设计的仿真结果。     

基于FPGA高速数据采集与传输的声幅测井系统

针对测井中信号传输速度低、操作繁琐等问题,提出一种高速数据采集与传输的新方法。该设计系统采用高速AD转换,以灵活、高效性价比FPGA芯片-EP1C6为平台,利用USB传输,实现了基于Verilog的声幅测井系统。最终,在上位机得到的声幅测井曲线用来判断固井质量。在水泥胶结良好时,固井声幅测井值低;水泥胶结差时,固井声幅...     

基于FPGA和DSP的高速数据采集实时处理系统的设计

为实现激光目标回波的快速捕获、检测及实时处理,提出一种ADC FPGA DSP的数据采集与实时处理的设计.激光回波通过高速模数转换器(ADC)转换成数字信号,经FIFO乒乓高速缓存,然后再送到DSP进行实时处理.电路简单、可靠、实时性强,最高采样率达200 MHz,具有8 bit垂直分辨率,4 M×8位数据存储空间.该系统能准确实时地计算出目标距离、速度,适时预警,符合汽车防撞激光雷达中信号处理的要求.详细介绍了系统的设计方案及各主要组成模块.     

6Gsps数据采集存储系统的设计与实现

文中提出了一种基于两片AD拼合、采用多路数据存储技术,采样率为6Gsps的超高速数据采集存储系统设计和实现方法。系统采用AD＋FPGA＋DSP的系统构架,剩用两片AD交替采样以及每片4路数据流并行存储技术,在有效降低每路数据的传输速度同时,及时存储大量数据。