小电压电源噪声的测量

影响电源噪声测试精度的有很多因素,但是最主要的因素之一是测试仪器的精度问题,而测试仪器的精度主要决定于其本身的量化误差,即ADC的位数,当前几乎所有的实时数字示波器均是8位ADC的,而力科公司最近推出了一款12位ADC的高精度实时示波器,将非常有益于高精度小信号的测试,本文将对电源噪声测试方法和测试精度问题进行讨论和分...     

迟延相位差结合FFT多信号频率估计

提出了一种针对多信号频率估计的欠采样无模糊测频算法。该算法通过迟延相位差求出频率大致取值区间,利用欠采样频谱图得到的混叠频率与欠采样频率求出高精度频率估计值,并重点解决了当不同信号在欠采样频谱图中出现谱峰重叠时测频不准确的难题。仿真表明,该算法降低了高估计精度对信噪比的要求,且稳定性好,具有实用价值。     

一种用于高精度ADC片上测试的信号发生器

随着模/数转换器（ADC）性能的提高,如何用最有效的方法对ADC进行准确而快捷的测试,成为当今研究的热点问题。提出了一种应用于高精度ADC片上测试的高精度高线性度模拟三角波信号发生器。该信号发生器由方波积分器和迟滞比较器反馈控制电路组成,可为精度高达14 b的模/数转换器的静态特性测试提供足够精度的片上测试激励。仿真结果表明,该信号发生器所生成的三角波电压范围为82 mV~1.719 V,周期为366 μs,INL小于24 μV,等效精度达到16 b以上,具有非常高的线性度,并且可根据所需要的周期和幅度进行方便而有效的调整。     

低谐波失真正弦波信号源的设计

在对ADC(模拟数字转换器)进行性能参数评估时,需要用正弦波做为ADC的测试信号。为了正确评估出ADC的真实性能,此正弦波信号的信噪比(SNR)、总谐波失真(THD)等指标均需优于被测ADC。普通的信号发生器一般基于DDS(直接数字频率合成)技术实现,通常可以满足12位分辨率以下ADC的评估,但由于THD和SNR等指标的限制,往往无法用于高分辨率ADC的评估。本文基于ADI公司的高性能器件,设计了一种新型低谐波失真、高频谱纯度的正弦波信号源以满足16位高分辨率ADC的评估需求。     

基于AD9959的高精度多通道雷达信号源设计

现代相控阵雷达为了保证空间功率合成精度需要高精度的雷达信号,设计实现了一种以AD9959为核心的高精度多通道雷达信号源。信号源利用多片AD9959产生32路正弦波、线性调频以及相位编码等多种信号形式,并设计采用AD8302对多路信号的幅度和相位进行检测与调整。该信号源已应用实际工程中,现场实验结果表明,该信号源系统产生的高频信号频率稳定度高、相位幅度一致性好,完全满足对信号源的性能指标的要求。     

用ADC实现非标准方波信号的频幅同测

针对原测试非标准方波方波信号幅度和频率的测量电路分离的缺点,采取用PC104控制高速ADC和高速FIFO对非标准方波信号进行测量,配合一定的软件算法,可同时测得被测信号的频率和幅度值。通过对信号发生器输出的非标准方波的实际测量,证明了所述方法的正确性与可行性,该方法可避免传统测试方法中测量电路复杂且分离,测试方法不能统一的缺点。可用于工程应用中需要同时测量信号频率和幅度的测试系统,有效提高测量效率。     

超高速模数转换器研究进展

光通讯、5G和毫米波通信等应用系统的快速发展对ADC的采样速率和输入信号带宽提出了更高的要求。受到功耗和工艺器件的限制,传统流水线型高速高精度ADC的采样速率和精度已接近瓶颈,无法满足高速通信系统的信号采样需求,需要更新颖的超高速ADC结构和设计技术。文章介绍了近年来超高速ADC在工艺和设计技术方面的研究进展,详细分析了近年来基于时域交织技术和FinFET工艺进行超高速ADC设计的研究成果和发展动态。     

基于等效采样的周期信号失真度测量实现方法

针对周期信号失真度的测量,为了在降低电路硬件成本的同时保证较高的测量精度,采用自动增益控制电路对被测信号进行调理,使用MCU内部ADC对调理后的信号进行采样转换。为了突破ADC的最大采样速率对所分析信号的频率限制,提出实时采样与等效采样相结合的方法,从而实现对更宽频率范围的信号进行谐波分析。实验结果表明,该方法所测得的信号THD值相对误差小,测量过程简便,是一种高性价比的失真度测量方案。     

基于ATE的8位超高速ADC动态参数测试

提出了一种采用Advantest 93000型自动测试设备,配合外挂高性能信号源SMA 100A,对8位1.5 GS/s超高速ADC进行动态参数测试的方案。该方案使用外挂信号源,提供采样时钟和模拟输入信号,解决了93000与外部信号源之间输入信号不同步,以及两者频率差异导致的采样不稳定问题,有效提升了93000测试超高速ADC动态参数的能力,可广泛应用于超高速ADC量产测试。     

TD-SCDMA直放站时域切换特性测试分析

通过对TD-SCDMA时域信号帧结构的介绍和直放站时域切换特性分析,指出了利用TD-SCDMA信号源和高精度频谱仪对TD-SCDMA直放站时域切换特性进行测试的两种方法,并分析了测试方法的原理和优缺点。     

利用过采样技术提高ADC测量分辨率

针对目前单片机内嵌ADC分辨率较低,而外接高分辨率ADC成本又较高的情况,提出了用“过采样”技术使在有用的测量频带内的信噪比得到改善,从而提高ADC测量的分辨率。并利用Matlab对其结论进行仿真,且在TMS320LF2407 DSP上予以实现,结果表明信噪比和测量分辨率明显提高。     

一种提高ADC分辨率的插值滤波方法

基于过采样和求均值原理设计插值滤波器，来提高ADC的分辨率和SNR。根据奈奎斯特采样定理，对插值滤波器进行了采样频率分析、量化误差分析，并得出分辨率与OSR的关系。通过对插值滤波器的信噪比分析，得到噪声功率与ADC位数之间的函数关系。本文对方法的有效性进行了阐述，指出插值滤波改善SNR和提高信号测量的有效位数的前提条件。实践证明可以采用插值滤波技术，通过软件实现提高仪表分辨率和信噪比，降低仪表成本。     

基于过采样技术提高ADC分辨率探析

近年来,许多系统都需要使用模／数转换器ADC进行测量,将模拟信号转换为数字信号。为了简化系统电路和降低生产成本,在充分利用ADC采样速度的条件下,通过过采样技术提高ADC的分辨率。这里基于ADC的基本结构,采用叠加成形函数的方法,介绍了用过采样的方法来达到较高分辨率和信噪比,得出采样技术可以在不使用昂贵的ADC芯片的情况下提高模／数转换的分辨率。     

基于功耗优化的流水线ADC研制

提出了一种使流水线模数转换器功耗最优的系统划分方法。采用Matlab进行模拟,以信噪比(SNR)为约束,得出一定精度条件下,流水线ADC各子级分辨率和各级采样电容缩减因子的不同选取组合;又以功耗为约束,从以上多种组合中找到满足最低功耗的流水线ADC结构划分方法。基于以上分析,在SMIC 0.35μm工艺条件下,设计了一个10 bit、采样率20 MS/s的流水线ADC,并流片验证。2.1 MHz输入频率下测试,SFDR=73 dB、ENOB=9.18 bit,模拟部分核心功耗102.3 mW。     

有噪信号下ADC量化特性的分析与应用

传统的ADC特性参数的测试,通常是将一纯度很高的模拟正弦信号作为激励信号,然后在无噪的条件下,通过对数字输出结果进行分析从而得出ADC的特性参数.然而,在很多实际应用领域中,通常输入的信号叠加有噪声.本文研究了有噪信号下ADC量化特性,提出了有噪信号下ADC量化特性的分析模型,并从理论上做出了相应解释.研究分析表明,有噪信号下ADC量化有其自身规律,利用本文提出的测试方法,输入信号的任何微小变化都可反映在测试结果中,这一方面可以使得在原高分辨率ADC的基础上获得更高的分辨率成为可能,另一方面可为微弱信号采集系统正确选用性能优良的ADC提供足够的技术支持,有助于改进微弱信号检测或低信噪比情况下的系统设计.最后给出了ADC有噪信号下的量化累加输出信噪比曲线,可为实际工程应用提供参考.     

根据过采样和求均值理论提高ADC 测量分辨率

8bit嵌入式单片机系统A／D变换的两个关键指标是有效分辨率和信噪比(SNR)。通过对过采样(Over sample)和求均值(Average)理论的分析，得出“对噪声源的特性为白噪声的信号，每增加一位分辨率可以通过用4倍的过采样频率进行采样来达到。而分辨率每增加一位将使SNR增加6dB”的结论。进而采用8bit徽处理器内嵌12bit ADC成功实现了16bit ADC的精度,即小数点后两位(25．99℃)的温度测量，和小数点后四位(2．4299 V)的直流电压测量．     

Blind Calibration of Timing Offsets for Four-Channel Time-Interleaved ADCs

In this paper, we describe a blind calibration method for timing mismatches in a four-channel time-interleaved analog-to-digital converter (ADC). The proposed method requires that the input signal should be slightly oversampled. This ensures that there exists a frequency band around the zero frequency where the Fourier transforms of the four ADC subchannels contain only three alias components, instead of four. Then the matrix power spectral density (PSD) of the ADC subchannels is rank deficient over this frequency band. Accordingly, when the timing offsets are known, we can construct a filter bank that nulls the vector signal at the ADC outputs. We employ a parametrization of this filter bank to develop an adaptive null steering algorithm for estimating the ADC timing offsets. The null steering filter bank employs seven fixed finite-impulse response filters and three unknown timing offset parameters which are estimated by using an adaptive stochastic gradient technique. A convergence analysis is presented for the blind calibration method. Numerical simulations for a bandlimited white noise input and for inputs containing several sinusoidal components demonstrate the effectiveness of the proposed technique     

提高多通道数据采集系统采集精度的新方法

采集精度除了与ADC的实际转换位数相关的量化误差有关外,还会受到一些噪声和通道间信号串扰的影响。为提高多通道数据采集系统的采集精度,本文提出通过FPGA控制ADC对输入信号进行过采样,然后在FPGA内部实现抽取滤波和求平均值算法提高ADC转换分辨率。该方法用廉价的芯片实现了只有昂贵芯片才能得到的精度指标,并且易于实现。文中最后利用了直方图分析法对不同工作方式下所采集的数据进行了分析比较,结果显示该方法能够有效的减小系统的测量误差,提高了系统测量精度。     

红外焦平面列级ADC数字读出电路测试技术研究

数字化红外焦平面器件是焦平面发展的重要方向,其核心是读出电路集成高性能模数转换器(ADC)。分析了读出电路数字化输出后焦平面性能参数的评价方法,阐述了红外焦平面列级ADC的静态测试和动态测试方法,提出了基于斜坡电压输入的过采样原理测试ADC静态性能,提升无误码分辨率测试正确性。针对ADC静态测试和动态测试要求,结合Labview软件和数字采集卡搭建了软硬件测试平台,并通过一款数字焦平面芯片的测试,验证了测试方法和平台适用于行列级ADC数字化读出电路的测试评价。