一种短波数字化电台CIC抽取滤波器的设计

CIC抽取滤波器是数字化接收机数字下变频器的重要组成部分,其指标直接影响数字接收机的性能。本文在论述数字抽取理论及CIC抽取滤波器原理基础上,针对某一短波电台数字化接收机的具体要求,设计了一种CIC抽取滤波器。经过仿真测试,满足了系统要求。     

基于TMS320C25混合锁相环的设计与实现—验证于应答接收机试验电路

本文阐述了用数字环路滤波器设计、分析和模拟实验锁相环（PLL）。TMS320C25数字信号处理器（DSP）用来实现数字环路滤波器。要保持其兼用性,主要的设计目的是：在不改变任何东西的情况下,用数字环路滤波器替代深空应答接收机（DST）试验电路板环路滤波器的模拟锁相环。该替换最终形成了混合数字锁相环（HDPLL）。原先的模拟锁相环（APLL）和设计好的混合数字锁相环都是I型二阶系统。本文还提供和评估了混合锁相环和接收机的实时性能。     

全数字接收机中的下变频技术研究

数字下变频(Digital Down-Conversion,DDC)是实现全数字接收机的核心技术之一.下变频包括混频和抽取两个关键模块,中频输入信号通过数字混频器变换到基带,并经抽取滤波器降低采样率,从而进一步减少后端实时处理的计算量.采用MATLAB对数字下变频模块进行性能仿真和高效的设计,给出优化的多级抽取滤波器设计结果;并结合基于软件无线电构架的BPSK通信体制,证明数字下变频算法稳定可靠,适用全数字接收机的设计要求.     

高效实现DDC的多类滤波器级联技术

对软件无线电接收机中数字下变频理论进行深入分析,提出了一种基于多类滤波器级联技术的DDC实现方案。采用疏状滤波器、半带滤波器和整形FIR滤波器级联实现数字下变频的抽取滤波,有效减少了乘法器和加法器需求及滤波器阶数,高效实现了数字下变频,达到了系统的设计要求。最后将该技术与传统的FIR滤波方法进行对比,进一步说明其可行性和优越性。     

一种基于并行处理技术的插值滤波算法及其FPGA实现

插值滤波器性能直接影响到全数字接收机的误码率,设计性能良好且易于硬件实现的插值滤波器是设计全数字接收机的关键.在对已有的拉格朗日立方插值滤波器Farrow结构进行分析和研究的基础上,使用了并行处理技术来提高滤波器的速度,并对该算法结构进行了仿真,在FPGA上实现.分析结果表明,改进后的结构有更快的运行速度和更低的功耗.     

基于FPGA的扩频接收机中数字匹配滤波器的设计

本文在分析匹配滤波器的工作原理及制约数字匹配滤波器性能的主要参数后,在文献[5]所给出折叠匹配滤波器的基础上设计了一种改进的折叠匹配滤波器结构,该结构具有更好的可实现性和更少的FPGA资源消耗。该设计已经应用于某型号中频数字化直接序列扩频接收机中,并取得了满意的效果。     

多通道数字接收机的设计与实现

为了解决传统模拟中频接收机相位分辨率低等缺点,提出一种基于软件无线电的中频数字接收机技术。针对雷达信号的特点提出了脉宽匹配滤波器的设计方法。采用基于多相滤波的正交变换理论,以及基于脉宽匹配的数字滤波器方法完成了一种五通道中频数字接收机的设计。接收机利用五路高速A/D变换器对输入的模拟信号进行采样,然后将采样数据送入FPGA进行处理,最终完成了每两路信号相位差的提取。实验结果表明系统具有成本低、精度高、结构简单等特点,而且具有一定的工程应用价值。     

用CPLD设计数字滤波器

数字滤波器是数字信号处理的主要内容，也是数字化接收机的关键部分。常规的数字滤波器主要应用在声像处理等工作速度较低的情况下，要得到较高的工作频率或较宽的带宽就要使用专用集成电路（ASIC），介绍了一种用CPLD器件设计低通滤波器的方法和实例。     

一种抑制数字接收机镜像干扰的方法

现代脉冲多普勒体制雷达常规数字中频接收机大多采用带通采样方式。由于雷达信号一般采用脉冲波形,数字接收机在对射频回波下变频数字化后,对A/D数据进行时频谱分析时往往在脉冲边沿处会产生较大的镜像干扰。本文分析了脉冲多普勒雷达常规数字中频接收机在处理脉冲信号时脉冲边沿镜像干扰产生的机理,指出了中频带通滤波器在数字中频接收机链路中的主要作用,着重对中频带通滤波器的指标体系设计需求提出了新的关注点,以此达到抑制数字接收机脉冲边沿镜像干扰的目的。     

数字接收机中位同步器的研制

位同步器在通信系统中有重要的作用,直接影响接收机的性能。基带成形滤波器对信号频谱进行压缩时,利用个位同步器消除码间干扰和提高系统频带利用率。本文为升余弦成形滤波器的数字接收机设计出一种简单可行的位同步器,并通过仿真验证了其简单性和可行性。     

数字接收机中合成滤波器的设计与性能分析

在宽带／窄带兼容的数字接收机中,匹配滤波器一般需要前置级联积分梳状（CIC）滤波器。在高性能要求的系统中,还需要对CIC进行补偿。传统的方法是将CIC补偿滤波器和匹配滤波器分开设计,而本文提出了一种将两者合并,使用一个滤波器来实现两种功能的方法。在不增加滤波器阶数的情况下,这种方法可以得到更好的滤波器性能,同时又节约了硬件资源。     

基于FPGA的匹配滤波接收机实现技术研究

高效数字匹配滤波器设计是数字接收机中提高信噪比改善系统信号处理性能的一项关键技术。数字匹配滤波器在通信和雷达接收机中应用广泛,文中分析了匹配滤波接收机的基本原理,介绍了QPSK信号匹配滤波接收机的FPGA实现过程,并给出了基于Xilinx ISE 8.2i的Test Bench Waveform仿真结果。     

基于FPGA的雷达数字接收机设计与实现

现代雷达系统对接收机提出了更高的要求,数字接收机技术是实现高精度宽带雷达接收系统的一种有效途径.文中研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取.给出了一种基于FPGA的数字接收机实现方案,进行了分析和仿真,给出了测试结果.     

一种中频数字接收机中的数字滤波器设计

介绍积分梳状滤波器（Cascaded Integrator-Comb，CIC）和半带滤波器（Half-Balld，HB）在一种基于软件无线电技术的中频数字接收机中的设计与应用，包括数学原理、性能分析及设置等。通过分析和仿真证明，5级CIC和5级HB级联可以达到比较理想的效果。     

两种数字信道化实现方法比较

现代电子侦察系统中,数字信道化接收机扮演着十分重要的角色。研究了工程上常用的两种数字信道化实现方法：多相滤波器组法和短时傅里叶变换STFT法,对他们的实现原理和性能进行了分析比较,并通过仿真进一步验证了两者的性能差异,为侦察接收机设计提供一定参考。     

基于多相滤波的数字信道化接收机的设计

介绍的基于多相结构的数字信道化技术具有实时处理大量数据能力的特点,是克服高速ADC与FPGA处理速度之间的矛盾的关键技术。从数学模型上描述了整个接收机的工作流程,并在MATLAB环境中对系统进行了仿真,仿真结果验证了该算法模型的正确性与高效性。     

一种宽带接收机幅相不平衡的校正方法

由模拟器件构成的宽带正交解调接收机会由于正交通道的幅相不一致性造成整个系统的失真，进而影响整个接收系统的性能。本文仔细分析了幅相误差对接收机性能的影响，提出了基于FIR滤波的一种数字域校正的方法。通过计算机彷真，证实了该方法的可行性。     

宽带数字信道化接收机的FPGA实现

为解决现代电子战对接收机处理带宽宽、灵敏度高及实时性处理的要求,提出一种数字信道化接收机的设计方法。在推导高效信道化接收机模型的基础上,采用多相滤波器结构实现的数字信道化接收机。该接收机利用超高速A/D对数据进行高速采样,然后由高性能FPGA进行数据抽取、多相滤波、CORDIC算法等信道化实时处理。为了提高实时性,采用并行IFFT实现。该信道化接收机不仅能稳定输出载频及相位信息,还能处理三路同时到达的不同信号。实际的性能测试结果表明该接收机的功能正确并达到预定指标。     

MLS接收机数字滤波器设计研究

接收机内部滤波器的性能直接影响接收机对信号的解调计算精度,传统的接收机采用模拟式滤波器结构,结构繁琐且信号预处理精度不高.基于软件无线电,运用中频数字化技术,提出了一种微波着陆系统(MLS)接收机数字滤波器设计方案,并对方案进行了仿真和实际的测试,验证了方案的可行性.