单片UHF RFID阅读器中低噪声频率综合器的设计

结合EPC global C1 G2协议和ETSI规范要求,讨论了频率综合器噪声性能需求,并设计实现了用于单片CMOS UHF RFID阅读器中的低噪声三阶电荷泵锁相环频率综合器.在关键模块LC VCO的设计中,采用对称LC滤波器和LDO 调节器提高VCO相位噪声性能.电路采用IBM 0.18 μm CMOS RF工艺实现,测得频率综合器在中心频率频偏200 kHz和1 MHz处相位噪声分别为-109.13 dBc/Hz和-127.02 dBc/Hz.     

一种用于UHF波段收发系统的CMOS小数N分频频率综合器

本文设计并实现了一种应用于超高频射频识别（Ultra High Frequency Radio Frequency , UHF）阅读器的ΔΣFractional-N频率综合器。采用4bit的开关电容阵列实现了885MHz~1020M的16 (2^4)个子带的VCO;7/8双模预分频器使用源极电流耦合逻辑（Source Current Mode Logic, SCML）结构的D触发器及脉冲吞吐电路实现;使用四位三阶的Single-loop 结构实现ΔΣ调制器。频率综合器的频率分辨率为200Hz;参考频率为12.95MHz,仿真结果表明当环路带宽为2π×50k时频率锁定时间小于100us。电路采用UMC 0.18μm 2P6M CMOS工艺制备,芯片面积为1.4mm×1.5mm,测试结果表明电源电压1.8V时功耗20mA,测试总输出相位噪声为：-120.6dBc/Hz @1MHz 和 -95.0dBc/Hz @100kHz。     

一种基于新型自适应校准技术的小数频率综合器的设计

基于EPC Class-1 Generation-2协议规定，对工作于全球UHF RFID频段的频率综合器的设计指标进行了分析。采用标准0.18μm CMOS工艺，集成自适应频率校准模块设计了一种新颖的低相位噪声、快速锁定的小数频率综合器。其中，LC-VCO基于无尾电流源式设计，利用二次谐波滤波技术显著降低了带内相位噪声；自适应频率校准电路则区别于传统的二进制比较法，基于新颖的逐次比较法以减小VCO的4位数控逻辑电压的比较次数，因而可以快速确定VCO的控制字并缩短锁定时间。仿真结果表明，自适应校准阶段的时间仅约6.3μs,环路整体锁定时间低于23.2μs, 100 kHz频偏处的相位噪声性能为-106.3 dBc/Hz, 1 MHz频偏处为-126.1 dBc/Hz,整体功耗为84 mW。与最近发布的先进的CMOS小数频率综合器的性能相比，所设计的小数频率综合器实现了更优的相位噪声性能，同时能以较短的锁定时间以及较低的功耗工作。     

基于0.18μm SiGe BiCMOS工艺的60GHz VCO分析与设计

采用0.18 μm SiGe BiCMOS工艺,设计了一个60GHz的交叉耦合差分压控振荡器(VCO).通过分析传输线的性能,用λ/ 4短路传输线构造谐振回路.在分析VCO相位噪声的基础上,采用噪声滤波技术提高VCO的相位噪声性能.该VCO的工作电压为2.2V,偏置电流为11mA,频率调谐范围为58.377GHz～60.365GHz.当振荡频率为60.365GHz时,1MHz和10MHz频偏处的相位噪声分别为-79.1dBc/ Hz和-99.77dBc/ Hz.     

双耦合跨导增强型低功耗压控振荡器

设计了一种工作于Ku波段和Ka波段的新型电容电感压控振荡器(LC VCO),具有低功耗和低相位噪声的优点。Ku波段的信号由交叉耦合LC VCO产生,在此基础上利用PMOS push-push倍频器结构,将信号频率由Ku波段扩展到Ka波段。采用互补型交叉耦合对结构,通过电流复用技术,提高信号的输出摆幅。同时该结构通过电容分裂技术和栅极漏极阻抗平衡技术,降低了功耗和相位噪声。该双频段VCO芯片基于0.13μm CMOS工艺实现,尺寸为0.88 mm×0.64 mm。测试结果表明,在1.25 V电源电压下,该VCO的功耗为2.25 mW。14.53 GHz时,该VCO在偏移中心频率1 MHz和10 MHz处的输出相位噪声分别为-115.3 dBc/Hz和-134.8 dBc/Hz, 29.08 GHz时的输出相位噪声分别为-109.67 dBc/Hz和-129.23 dBc/Hz。     

Band Ⅲ锁相环型频率综合器的实现

使用0.18μm 1.8V CMOS工艺实现了Band Ⅲ频率综合器,除压控振荡器(VCO)的调谐电感和锁相环路的无源滤波器外,其他模块都集成在芯片中.使用SPI总线实现VCO子频带的选择、电荷泵和VCO工作电流的配置等功能,使用改进的频带切换电路加快了频带切换.测试结果表明该频率综合器工作时的总功耗为34mW,提供的频率范围为143～271MHz;波段Ⅲ内偏离中心频率10kHz处的相位噪声低于-83dBc/Hz,100kHz处的相位噪声低于-104dBc/Hz,参考频率附近杂散低于-70dBc;与普通频带切换电路相比使用新的频带切换电路明显节省了频带切换时间.     

一种应用于无线局域网收发机的0.13 μm CMOS ΔΣ 分数型频率综合器

本文提出一种应用于IEEE 802.11b/g 无线局域网收发机的ΔΣ 分数型频率综合器。该设计采用了0.13 μm CMOS 工艺。LC型的压控振荡器采用了片上集成的差分电感。分数分频器由吞脉冲式分频器和带噪声整形技术的3阶MASH类型的ΔΣ调制器构成。测试结果表明,参考频率为20 MHz环路带宽为100 kHz的情况下,该设计所有信道的相位噪声性能均可达到带内-93 dBc/Hz,带外-118 dBc/Hz。积分均方相位误差小于0.8。整个设计在1.2V电源条件下消耗8.4 mW的功耗,占用0.86 mm2的面积。     

Band III锁相环型频率综合器的实现

使用0.18μm 1.8V CMOS工艺实现了Band Ⅲ频率综合器,除压控振荡器(VCO)的调谐电感和锁相环路的无源滤波器外,其他模块都集成在芯片中.使用SPI总线实现VCO子频带的选择、电荷泵和VCO工作电流的配置等功能,使用改进的频带切换电路加快了频带切换.测试结果表明该频率综合器工作时的总功耗为34mW,提供的频率范围为143～271MHz;波段Ⅲ内偏离中心频率10kHz处的相位噪声低于-83dBc/Hz,100kHz处的相位噪声低于-104dBc/Hz,参考频率附近杂散低于-70dBc;与普通频带切换电路相比使用新的频带切换电路明显节省了频带切换时间.     

采用全差分有源电感的高优值VCO

提出了一种高集成度高优值压控振荡器(VCO)。采用全差分有源电感,克服了传统螺旋电感面积大、不可调谐的缺点。采用可变电容阵列和开关电容阵列,既扩大了振荡频率的可调范围,又降低了相位噪声。采用改进型电流复用型负阻单元,降低了直流功耗和相位噪声。基于TSMC 0.13 μm CMOS工艺,利用ADS工具对该VCO进行了验证。结果表明,VCO的振荡频率范围为0.31~5.13 GHz,调节率高达177.7%。在1 MHz偏频处,相位噪声最低值为-125.3 dBc/Hz,直流功耗为63 mW,优值为-201.3 dBc/Hz,综合性能较好。     

一种低功耗高频小数频率综合器

采用SMIC 180 nm CMOS工艺,设计了一款用于脉冲超宽带系统的锁相环型小数频率综合器。使用闪烁噪声抑制技术、感性峰化技术和动态反馈技术,分别对正交压控振荡器、预分频器以及电荷泵的性能进行了优化。测试结果表明,该频率综合器芯片能稳定工作在7.45 GHz,功耗为27 mW,带内和带外1 MHz处相位噪声分别为－70 dBc/Hz和－111.3 dBc/Hz。     

一种应用于多频接收机的宽带频率综合器

采用0.18µm 1P6M CMOS工艺实现了一种应用于多频接收机的整数分频频率综合器。该频率综合器为接收机提供频率分别为2.57GHz, 2.52GHz, 2.4GHz 和 2.25GHz的本振信号。为了覆盖要求的频点,其宽带压控振荡器同时采用了可变电容阵列和可变电感阵列。经测试,压控振荡器的频率调谐范围为1.76GHz~2.59GHz。对于频率为2.57GHz, 2.52GHz, 2.4GHz 和 2.25GHz的载波,在1MHz频偏处,相位噪声分别为-122.13dBc/Hz、-122.19dBc/Hz、-121.8dBc/Hz和-121.05dBc/Hz。其带内相位噪声分别为-80.09dBc/Hz、-80.29dBc/Hz、-83.05dBc/Hz 和-86.38dBc/Hz。包括驱动电路在内的芯片功耗约为70mW。芯片面积为1.5mm×1mm。     

GPS接收机中1.57 GHz CMOS锁相环的设计

设计了一种用于GPS接收机中采用CMOS工艺实现的1.57GHz锁相环.其中,预分频器采用高速钟控锁存器(LATCH)的结构,工作频率超过2GHz.VCO中采用LC谐振回路,具有4段连续的调节范围,输出频率范围可以达到中心频率的20%.电荷泵采用一种改进型宽摆幅自校准电路,可以进一步降低环路噪声.锁相环采用0.25μmRFCOMS工艺实现.测量表明VCO输出在偏移中心频率1MHz处的相位噪声为-110dBc/Hz,锁相环输出在偏移中心频率10kHz处的相位噪声小于-90dBc/Hz.供电电压为2.5V时,功耗小于15mW.     

低相位噪声CMOS环形压控振荡器的研究与设计

针对个人电脑和通讯系统对频率合成器中振荡器的低相位噪声的要求,对基本的环形振荡器结构进行改进,设计了两种宽带低相位噪声CMOS环形压控振荡器(VCO),在800 MHz振荡频率、1 MHz频偏下,测试的相位噪声分别为-123 dBc/Hz和-110 dBc/Hz.两个VCO的调谐范围分别为450～1 017 MHz和559～935 MHz.     

一种适用于双模（GPS与Compass）卫星导航定位接收机的全集成频率综合器设计

本文提出一种适用于双模（GPS与Compass）卫星导航定位接收机的0.13 μm CMOS全集成频率综合器。该设计采用了片上集成的差分电感和片上集成的环路滤波器。为节省芯片面积,环路滤波器的片上集成设计运用了电容倍增技术。分频器设计采用带Mash型ΔΣ调制器的吞脉冲计数器式结构。参考频率为16.368 MHz时,该频率综合器可分别工作在整数或分数模式下,产生频率为1571.328 MHz和1568.259 MHz的本振信号。测试结果表明,该频率综合器的闭环相位噪声性能在100 kHz和1 MHz频偏处可分别达到-91.3 dBc/Hz及-117 dBc/Hz。整个设计在1.2V电源条件下消耗8.6 mA的电流,占用0.92 mm2的面积。     

宽带低相位噪声锁相环型频率合成器的CMOS实现

用0.25μm标准CMOS工艺实现了单次变频数字有线电视调谐器中的频率合成器.它集成了频率合成器中除LC调谐网络和有源滤波器外的其他模块.采用I2C控制三个波段的VCO相互切换,片内自动幅度控制电路和用于提升调谐电压的片外三阶有源滤波器,实现VCO的宽范围稳定输出.改进逻辑结构的双模16/17预分频器提高了电路工作速度.基于环路的行为级模型,对环路参数设计及环路性能评估进行了深入的讨论.流片测试结果表明,该频率合成器的锁定范围为75～830MHz,全波段内在偏离中心频率10kHz处的相位噪声可以达到-90.46dBc/Hz,100kHz处的相位噪声为-115dBc/Hz,参考频率附近杂散小于-90dBc.     

U波段小数分频锁相环型频率综合器

使用0.18μm1.8VCMOS工艺实现了U波段小数分频锁相环型频率综合器,除压控振荡器(VCO)的调谐电感和锁相环路的无源滤波器外,其他模块都集成在片内。锁相环采用了带有开关电容阵列(SCA)的LC-VCO实现了宽频范围,使用3阶MASHΔ-Σ调制技术进行噪声整形降低了带内噪声。测试结果表明,频率综合器频率范围达到650～920MHz;波段内偏离中心频率100kHz处的相位噪声为-82dBc/Hz,1MHz处的相位噪声为-121dBc/Hz;最小频率分辨率为15Hz;在1.8V工作电压下,功耗为22mW。     

宽带低相位噪声锁相环型频率合成器的CMOS实现

用0.25μm标准CMOS工艺实现了单次变频数字有线电视调谐器中的频率合成器.它集成了频率合成器中除LC调谐网络和有源滤波器外的其他模块.采用I2C控制三个波段的VCO相互切换,片内自动幅度控制电路和用于提升调谐电压的片外三阶有源滤波器,实现VCO的宽范围稳定输出.改进逻辑结构的双模16/17预分频器提高了电路工作速度.基于环路的行为级模型,对环路参数设计及环路性能评估进行了深入的讨论.流片测试结果表明,该频率合成器的锁定范围为75～830MHz,全波段内在偏离中心频率10kHz处的相位噪声可以达到-90.46dBc/Hz,100kHz处的相位噪声为-115dBc/Hz,参考频率附近杂散小于-90dBc.     

433 MHz ASK接收机中低噪声锁相环的设计

采用0.18 μm CMOS RF工艺,实现了一款用于433 MHz ASK接收机的低噪声锁相环.系统采用优化的电源组合和合理的版图布局避免模块间的噪声干扰;VCO模块运用LC滤波器、LDO调压器,结合开关电容阵列调谐技术,提高相位噪声性能;针对鉴频鉴相器和电荷泵的非线性问题进行详细讨论和优化,提高了线性度.测试结果表明,电源电压为3.3 V时,偏置电流为7 mA,中心频率为433 MHz,在频偏100 kHz和1 MHz处,相位噪声分别为-96.47 dBc/Hz和-126.96 dBc/Hz.     

一种应用于NB-IoT芯片的压控振荡器

采用40 nm 1P6M CMOS工艺,研究与设计了一款应用于窄带物联网(Narrowband Internet of Things,NB-IoT)芯片的压控振荡器(Voltage Controlled Oscillator,VCO)。该VCO利用负反馈电路降低输出的相位噪声,通过电容减敏技术降低了输出频率相对于可变电容的敏感度,通过交叉偏置二极管技术提高了VCO增益的线性度。测试结果显示:VCO所需功耗为1.2 mW;当VCO震荡在3.49 GHz时,在偏离3.49 GHz的100 kHz、150 kHz、300 kHz、500 kHz和2.5 MHz的相位噪声的测量值依次为-92 dBc/Hz、-91 dBc/Hz、-100 dBc/Hz、-110 dBc/Hz和-125 dBc/Hz;采用此压控振荡器的NB-IoT发射机输出矢量幅度误差(Error Vector Magnitude,EVM)为7.8%,频谱辐射模板(Spectrum Emission Mask,SEM)和临近信道抑制比(Adjacent Channel Power Ratio,ACPR)均满足3GPP要求。可见,测试结果证明了所提出压控振荡器电路的有效性和实用性。     

一种低压低相位噪声的C类VCO

提出了一种低压低相位噪声的C类VCO电路。低压条件下,基于振幅反馈环的C类VCO存在振幅小、相位噪声差的问题,可以通过移除尾电流源、增加低通滤波器等方式来改善相位噪声。基于SMIC 0.18 μm CMOS工艺,采用Cadence Spectre EDA软件对VCO进行仿真。结果表明,当载波频率为2.27 GHz时,在1 MHz频偏处VCO的相位噪声为-126 dBc/Hz,在供电电压为0.9 V时,功耗仅为2.5 mW,FOM值为-189 dBc/Hz。