用于SAR ADC的低功耗数模转换器设计

采用Global Foundries 0.18 μm工艺,设计了一种适用于12位SAR ADC的低功耗数模转换器。分析了提高分辨率对传统DAC结构功耗、面积的影响。通过采用电容串联与set-down开关策略,使DAC总电容值仅为传统结构的1/4,开关功耗降低为传统结构的9.4%。版图设计以中心对称为原则,低位电容靠近开关电路,降低了工艺、寄生参数对电容阵列的影响。仿真结果表明,DNL＝－0.05～+0.45 LSB,INL＝－0.3～+0.5 LSB,符合12位DAC的设计要求。     

一个采用面向建立走线优化的定制三维1-fF MOM单位电容的电容型数模转换器

异步逐次比较模数转换器由于其高能效和中高性能在近年来得到了广泛的关注。其设计性能的主要瓶颈在于其单位电容的大小。本文提出了一种三维结构的金属-氧化层-金属电容,其单位电容大小仅为1 fF。该电容形似伞状,以此实现快速建立的性能需求。作者将该电容和目前国际顶尖的定制化三维电容结构进行了比较。为了验证该电容的有效性,作者设计了一个基于该电容的6位电容型数模转换器,基于TSMC 1P9M 65nm LP CMOS工艺。该数模转换器在100MS/s的工作速度下功耗为0.5mW,其中没有包含以可测性为目的的源级跟随器。静态性能测试结果显示该数模转换器的INL小于 /- 1LSB,DNL 小于 /- 0.5 LSB,从而证明了该电容的有效性。     

一种自校准的14-bit 100-MSPs 电流舵型DAC

本论文介绍了一种14-bit, 100MS/s CMOS数模转化器的设计与实现。引入了以模拟电流校准概念为基础模拟后台自校准技术。设计采用了恒定时钟负载开关驱动电路、校准周期随机化电路和输出自归零技术来提高DAC的动态性能。芯片利用中芯国际0.13-μm CMOS工艺实现,有效面积为1.33mm×0.97mm。数字和模拟电路分别在1.2/3.3V供电下工作,总的电流消耗为50mA。测试到的微分非线性和积分非线性分别为3.1LSB和4.3LSB。在100MHz采样频率,1MHz输入信号的工作条件下,测试得到的SFDR为72.8dB。     

一种采用4bit MDAC的12bit流水线模数转换器

采用GF 0.18μm标准CMOS工艺,设计并实现了一种12 bit 20 MS/s流水线模数转换器(ADC)。整体架构采用第一级4 bit与1.5 bit/级的相结合的方法。采用改进的增益数模单元(MDAC)结构和带驱动能力的栅自举开关来提高MDAC的线性度和精度。为了降低子ADC的功耗,采用开关电容式比较器。仿真结果表明,优化的带驱动的栅自举开关可减小采样保持电路(SHA)的负载压力,有效降低开关导通电阻,降低电路的非线性。测试结果表明:在20 MS/s的采样率下,输入信号为1.234 1 MHz时,该ADC的微分非线性(DNL)为+0.55LSB/-0.67LSB,积分非线性(INL)为+0.87LSB/-0.077LSB,信噪比(SNR)为73.21 dB,无杂散动态范围(SFDR)为69.72 dB,有效位数(ENOB)为11.01位。芯片面积为6.872 mm2,在3.3 V供电的情况下,功耗为115 mW。     

一种高速电流型CMOS数模转换器设计

设计了一种10位50MS/s双模式CMOS数模转换器.为了降低功耗,提出了一种修正的超前恢复电路,在数字图象信号输出中,使电路功耗降低约30%.电路用1μm工艺技术实现,其积分线性误差为0.46LSB,差分线性误差为0.03LSB.到±0.1%的建立时间少于20ns.该数模转换器使用5V单电源.在50MS/s时全一输入时功耗为250mW,全零输入时功耗为20mW,电路芯片面积为1.8mm×2.4mm.     

长线列CMOS图像传感器的性能优化设计

设计了一种基于电容反馈跨阻放大器(CTIA)的长线列CMOS图像传感器。为减小器件功耗和面积,采用基于单端四管共源共栅运算放大器。为提高信号读出速率,采用没有体效应的PMOS源跟随器,同时减小PMOS管的宽长比,有效减小了输出总线寄生电容的影响。在版图设计上,采用顶层金属走线,降低寄生电阻和电容,提高了长线列CMOS图像传感器的读出速率和输出线性范围。采用0.35μm 3.3V标准CMOS工艺对传感器进行流片,得到器件像元阵列为5×1 030,像元尺寸为20μm×20μm。测试结果表明:该传感器在积分时间为1ms、读出速率为4MHz的情况下工作稳定,其线性度达到98%,线性动态范围为76dB。     

一种数字CMOS工艺制造的10位100MS/s流水线ADC

介绍了采用0.18μm数字工艺制造、工作在3.3V下、10位100MS/s转换速率的流水线模数转换器。提出了一种适用于1.5位MDAC的新的金属电容结构,并且使用了高带宽低功耗运算放大器、对称自举开关和体切换的PMOS开关来提高电路性能。芯片已经通过流片验证,版图面积为1.35mm×0.99mm,功耗为175mW。14.7MS/s转换速率下测得的DNL和INL分别为0.2LSB和0.45LSB,100MS/s转换速率下测得的DNL和INL分别为1LSB和2.7LSB,SINAD为49.4dB,SFDR为66.8dB。     

一种10位电容电阻混合型双极性D/A转换器

在加速度计中,需要数模转换器(DAC)提供一个稳定的偏压来消除重力加速度,要求DAC具有高精度、单调性和小面积等特性。为了解决传统电阻型DAC存在的大面积和传统电容DAC中存在的非单调性等问题,提出了一种电容电阻混合型DAC结构,并设计了一个10位的DAC,用于提供稳定偏压。提出一种新的电容共质心的版图布局,提高了DAC的精度。该DAC在0.5μm CMOS工艺上得以验证实现,微分非线性误差(DNL)最大为0.50LSB,积分非线性误差(INL)最大为0.82LSB,在5V和-5V的双电源供电条件下,芯片功耗为16mW,完全满足了工程需求。     

一种采用电阻串复用结构的12位SAR ADC

针对带数字校准功能的逐次逼近模/数转换器(SAR ADC),提出将主DAC、校准DAC和基准电压产生电路的电阻串进行复用,从而显著减少了芯片面积,降低了功耗。相比6+6两段电容结构DAC,采用电阻电容混合结构的主DAC和校准DAC节约了37%的版图面积。在0.18μm CMOS工艺下,通过Hspice仿真,SAR ADC的DNL和INL均小于0.4LSB,SNR为75dB。系统正常工作时,总功耗为3.1mW,比不采用电阻串复用的结构减少0.9mW。     

一种用于数模转换器的电流-电压转换电路

介绍了一种用于数模转换器的电流 电压转换电路。在数模转换器的负载电阻片内集成的情况下 ,利用文中提出的电流 电压转换电路 ,数模转换器实现了要求的宽摆幅电平输出 (全“0”输入时 ,输出低电平 - 3V ;全“1”输入时 ,输出高电平 3 5V)。整个数模转换器电路用 1 2 μm双层金属双层多晶硅n阱CMOS工艺实现。其积分非线性误差为 0 4 5个最低有效位 (LSB) ,微分非线性误差为 0 2LSB ,满摆幅输出的建立时间小于 1μs。该数模转换器使用± 5V电源 ,功耗约为 30mW ,电路芯片面积为 0 4 2mm2 。     

12位4通道并行/串行模/数转换芯片ADS7824的原理及应用

ADS7824是美国BB公司生产的12位开关电容式逐次逼近型模/数转换芯片。它具有与CPU的并行/串行接口 ,功耗低 ,片上资源丰富 ,接口灵活等特点。文中详细介绍了ADS7824的工作原理、引脚定义、工作时序及在并行/串行模式下与8051单片机的接口电路及部分读写程序。     

雷达截获系统空域电子攻击技术研究

分析了现代雷达截获系统方位截获的特点,由于恒差比幅测向具有测向精度和截获概率高以及信号处理简单的特点,在雷达截获接收机中得到广泛应用。研究了电扫描恒差比幅测向原理,独立推导了两点源电子攻击情况下恒差比幅测向的误差公式,并对其进行了讨论,该误差公式可作为对雷达截获系统进行空域电子攻击的理论根据。     

一种高效率小功率开关电源设计

随着电子系统小型化,开关电源的体积受到限制,要求开关电源在满足体积的条件下,能够实现高效率指标.分析了影响开关电源效率的各种因素,评估了各种拓扑对体积受限的小功率电源的影响,找到了适合此种电源的拓扑结构.基于该分析,设计了一个高效率的小功率电源,对电源的变压器、输入滤波器、输出滤波器和反馈环路等进行仿真设计.采用该方案,设计了一个验证电路.仿真和实验电路测试结果表明,分析设计满足要求.     

Multiple output zero-current switching switched-capacitor bidirectional dc–dc converter

The proposed circuit is a multiple output quasi-resonant (QR) zero-current switching (ZCS) switched-capacitor (SC) converter with a bidirectional power flow control conversion scheme. The principles of the proposed multiple output QR ZCS SC bidirectional dc–dc converter are described using a detailed circuit model for analysis. Simulation and experimental results are carried out to verify the validity and the soft switching performance of the proposed converter. The maximum efficiency achievable is about 94 and 92% for the forward and reverse power flow control schemes, respectively. The output voltage can be regulated by changing the switching frequency for the designed compensated closed-loop controller.     

高速高精度A／D转换器结构浅析

全并行(闪烁型)A/D转换器和逐次逼近型A/D转换器不能同时达到很高的转换速度和分辨率。本文介绍了几种能同时实现高速高分辨率A/D转换的电路,并对二步式A/D转换器、分区式A/D转换器以及流水线型A/D转换器的基本原理、结构和误差作了一些分析。     

交-直-交变频器在卷取机传动中的应用

本文介绍了SIEMENS带公用整流器的交-直-交变频器在宝钢2050热轧卷取机传动中的应用情况，并详细闸述了SIEMENS MASTERDRIVE变频器证实际生产应用中的系统构成和控制功能。     

高速GaAs ADC与GaAs DAC研制现状

本文叙述了高速GaAs ADC与GaAs DAC的研制现状。着重介绍了在芯片上有T/H电路的闪光型ADC和在芯片上有电流源的DAC,以及它们的性能。     

基于Zeta变换器的单相功率因子校正电路

分析了基于Ｚｅｔａ变换器的功率因子校正（ＰＦＣ）电路；研究了工作在不连续导电模式的Ｚｅｔａ变换器实现功率因子校正的机理；推导出了保证电路实现功率因子接近１的临界电感值。ＳＰＩＣＥ仿真和实验结果都证明了理论分析是正确的，为设计功率因子校正的Ｚｅｔａ变换器提供了理论依据。     

基于简单拓扑的单相交流降压变换器研究

分析了一种新型单相交流降压变换器AC_Buck,该变换器由简单的DC-DC电路Buck衍化而来,仅使用两个功率开关,结构简单,控制简便,可实现交流-交流直接降压变换。文中对该变换器的工作原理进行了详细分析,针对电路存在的功率管换流的关键问题,提出了采用RCD换流电路的解决方案,并对该方案进行了详细分析。通过仿真验证了采用RCD换流电路的AC_Buck变换器的可行性。     

一种新型低成本双极型组合转换器设计

为了降低直流微电网dc-dc转换器的成本,提出了一种新型低压直流双极型组合转换器。相比传统的转换器,该双极型组合转换器采用新的拓扑结构,结合了单端初级电感转换器（single ended Primary Inductance Converter,SEPIC）和Cuk转换器,并且共享开关节点。该拓扑结构的主要优势在于不需要严格控制各种开关的同步性,并且控制终端连接到了地面,从而大大简化了栅级驱动的设计,降低了实现成本。不同的负载条件下对提出的转换器进行了性能测试验证,实验结果表明提出的转换器十分适用于直流微电网,即使在失衡情况下也能完成电压调节能力,实测转换效率均保持在84%与87%之间。