自采样比例积分控制全数字锁相环的性能分析和实现

提出了一种基于自采样比例积分（PI）控制的全数字锁相环（ADPLL）,并对该锁相环进行了详细的理论分析和仿真验证,最后用现场可编程逻辑器件（FPGA）予以实现.由于采用了自采样比例积分控制策略,使该锁相环在不同的锁频点具有几乎相同形式的传递函数,有利于理论分析和环路设计.理论分析、仿真验证和试验结果都表明该全数字锁相环具有环路参数设计简单、跟踪范围广、跟踪速度快、系统稳定性好、控制灵活等优点.该设计方案可以作为一个子系统或功能模块用来构成片上系统（SoC）,用以提高控制系统的可靠性、简化系统的硬件结构.     

基于FPGA实现的变PI参数全数字锁相环

提出了一种变比例积分(PI)参数的全数字锁相环。与传统数字锁相环相比,该锁相环可根据相位误差的大小,自动调整PI参数,在保证系统稳定的前提下,提高了锁相的速度;同时由于环路采用比例积分控制,锁相环稳态无静差,输出抖动小。对提出的全数字锁相环进行了理论分析,并通过Quartus II软件仿真和现场可编程门阵列(FPGA)的硬件实验对该锁相环的性能进行了验证。实验表明,该数字锁相环锁相范围大、速度快、精度高,可用于有快速同步需求的场合,如新能源并网控制、脉宽调制整流器(PWM)。     

新型全数字锁相环的逻辑电路设计

设计出一种新型全数字锁相环(enhancedphase-lockloop,EPLL)的逻辑电路。该电路基于轨迹跟踪原理实现与交流基波成分的同步,其锁相速度快,精度高。同时,为兼顾锁相速度和稳定性的设计要求,提出调节EPLL动态参数的新方法,获得具有优化结构的全数字锁相逻辑电路。锁相跟踪实验验证了该锁相环技术的性能,证实了其在提取和分析谐波方面的有效性。     

基于FPGA实现的可变模全数字锁相环

提出了一种可变模全数字锁相环。与传统的全数字锁相环相比,该锁相环采用可变模分频器,使得中心频率可变,锁相范围增大;通过前馈回路进行鉴频调频,提高了锁相速度;同时其环路滤波器采用比例积分结构,使得锁相输出无静差,输出抖动减小。本文对提出的全数字锁相环建立了小信号模型,从理论上分析了该锁相环的性能以及控制参数对锁相环性能的影响,通过基于QuartusⅡ的软件仿真和基于FPGA的硬件实验对该全数字锁相环的性能进行了验证。结果表明,该全数字锁相环锁相范围大、速度快、精度高,可用于有快速同步需求的应用场合,如电网频率监测和并网变频器控制。     

基于周期控制的逆变器全数字锁相环的实现和参数设计

研究了一种基于周期控制的逆变器全数字锁相环的建模和参数设计。传统过零鉴相锁相环虽然实现简单，但同步信号在含有谐波、毛刺情况下会存在多个过零点，以致锁相失败。为了解决这一问题，该文提出了基于离散傅里叶变换鉴相的全数字锁相环。离散傅里叶变换可以从任意信号中抽取基准频率倍频次信号的相位、频率和幅值，可以解决谐波对外同步信号的影响，从而实现周期控制锁相环对谐波的识别。该文给出了其数字域模型和参数设计方法，仿真和实验证实了该方法的可行性。     

基于FPGA的全数字锁相环的复频域分析与实现

模拟锁相环在高频场合存在稳定性差和抗干扰能力弱的问题,导致其应用受到限制,而全数字锁相环不存在这些问题,因此设计一种全数字锁相环用于高频场合是必要的。通过分析触发器型全数字锁相环的工作原理,建立了复频域数学模型,并以此分析了锁相环的全局稳定性和动态响应,提出了模型中各参数的约束条件。采用Xilinx ISim仿真和FPGA硬件实现的方法设计了一种全数字锁相环,结果表明该锁相环具有锁相范围宽、动态响应快和稳态误差小的特点,具有一定的应用价值。     

基于PI-PLL的全桥移相式超声电源设计

针对传统超声频率跟踪系统锁相范围窄,电源启动或负载突变时易失锁等问题,提出了一种将数字PI控制器与锁相环(PLL)电路相结合的复合式频率跟踪策略.该策略通过PI控制器进行频率粗调,通过PLL电路进行频率精确修正,并对超声电源的主电路、脉冲变压器隔离驱动电路和保护电路进行了设计及详细分析.最后,通过实验证明了该电源具有性能稳定,频率跟踪特性好和功率因数高等优点.     

基于Hilbert移相滤波的全数字锁相环

提出了一种基于Hilbert移相滤波实现的全数字锁相环,用于实现低频交流信号频率和相位的数字化测量。先将被测信号经过模数变换后输入到一对全数字的Hilbert移相滤波器,得到幅值相等相位相差90的两个信号,计算出输入信号相位角,再将输入信号相位角输入到一个基于锁相环结构设计的全数字处理系统,测算出信号的频率和相位。该测量方法充分利用了信号波形本身所包含的相位信息,提高了低频交流信号相位鉴别的准确度及锁相跟踪的速度,减少了测量过程达到稳定所需的时间。该算法可通过数字信号处理器(DSP)等微处理软件方便地实现。适用于测量电力系统工频电压信号的频率和相位,所获得的数据既可用于电力系统的监测,也可为需要同步工作的电力电子设备提供相位基准。     

基于新型全数字锁相环的同步倍频技术

为了实时跟踪电网频率的变化,提高直流输电系统中换流器触发脉冲控制精度,提出了一种基于新型全数字锁相环的同步倍频技术。该新型数字锁相环在传统数字锁相环的基础上加入了自适应模值控制模块,大幅提高了锁相速度和精度。在此基础上,利用近似补偿方法设计出的同步倍频模块能在高精度要求下对电网频率同步任意倍频,给换流器触发控制系统提供精准的时钟基准,提高相位控制精度,削弱换流器产生的非特征谐波。利用现场可编程门阵列(FPGA)为载体,在QUARTUSⅡ软件环境下,设计出了基于全数字锁相环的同步倍频装置,并通过软件仿真和实验测试验证了该技术的正确性和优越性。     

高频感应加热全数字锁相环的分析与FPGA实现

全数字锁相环存在非线性部件,传递函数难以表达。通过Z域分析法选择合适的参数,分析了触发器型全数字锁相环的工作原理,得出Z域闭环传递函数,并以此研究了锁相环的全局稳定性和稳态误差,提出了各参数的约束条件。采用Xilinx ISim仿真与FPGA逻辑器件验证相结合的方法实现了一种单相全数字锁相环,并给出实验结果。结果表明,该锁相环具有锁相范围宽、动态响应快和稳态误差小的特点,具有一定的应用价值。     

基于DDS原理的逆变器锁相技术的研究与实现

作为一种关键的控制技术,数字锁相被广泛应用于逆变器并网以及与其他逆变电源并联运行的场合。基于传统正过零检测数字锁相环的工作原理,针对锁相环路中压控振荡器的频率控制精度问题,采用直接数字频率合成器(DDS)的方法对数字锁相环进行设计。详细分析了数字锁相环的模型,采用XC164CM单片机设计了数字锁相控制系统,并在一台额定输出功率为500W的并网型光伏逆变装置上进行了实验。仿真和实验结果验证了理论的正确性。     

数字中频感应加热电源的研究

针对传统模拟中频控制系统的不足,对新型数字中频控制系统进行了研究和设计。提出一种基于DSP DS80C320微控制器为控制核心,主开关元件采用IGBT的数字感应加热系统,设计了系统的主电路、控制电路的结构。针对串联型感应加热电源频率跟踪的要求,阐述了一种新型的数字锁相环(DPLL)控制方法,并对相位补偿与启动问题进行了探讨,最终给出了实验电路和实验结果。实际应用证明具有功率调节范围宽、频率变化小的优点,适用于在中频感应加热中的应用。     

一种基于椭圆拟合的三相电压不平衡条件下的锁相环

针对传统的三相电网相角检测方法在电网频率波动及故障情况下存在的不足,提出了一种新型数字锁相环设计方法。所提出的锁相环通过递推最小二乘法椭圆拟合辨识出椭圆参数,利用锁相环产生不对称的正弦余弦输出,消除了电网不平衡状态下的鉴相二倍频分量;在此基础上对锁相环输出信号进行移相和正序分量的提取,从而实现90°移相与电网频率无关;推导了不对称幅值和相位与椭圆参数的关系,设计了递推最小二乘法,最后给出了仿真和实验结果。仿真和实验结果验证了本方案的有效性。     

基于电子式互感器的数字保护接口技术研究

在新一代数字化变电站自动化系统中,电子式互感器取代了传统的电磁式互感器,由合并单元与保护装置接口,完全改变了以往的数据采集方式,由此带来了保护装置设计中的新问题。文章研究了基于电子式互感器输出的信号处理及调理技术,采用PLL(phase-locked loop)同步锁相技术、基于插值的采样值计算方法,根据精确的频率测量算法实时调整与电子式互感器进行数字接口的采样频率,理论分析和工程试验结果表明,该方法可有效地对电子式互感器的数据按要求进行高精度的同步采集,可广泛应用于各类数字保护的开发和试验中。     

光伏并网系统中的数字锁相环

针对光伏分布式电源并网系统中光伏输出电流的调频调相问题,给出了一种基于DSP的数字锁相技术。利用DSP内部的捕获单元、通用定时器和比较单元,方便地实现了对电网电压和光伏发电输出电流的信号捕获,从而达到调频调相的目的,达到并网条件。通过实验表明,此方法精度高,锁相速度快,保证了并网系统的可靠性和高效性。     

基于PWM整流器模型的三相系统全数字锁相环

提出了基于三相PWM整流器的数字锁相环模型,该模型结构简单、物理意义明确。因模型中含有频率参数,同时考虑到电力系统的频率变化,利用Lyapunov函数设计了自适应镇定控制器,在锁相过程的同时,给出系统频率自适应率。因而本模型具有较宽的频率、相位跟踪范围和相位的快速响应等特点。仿真结果验证了本方案的有效性。     

一种单相锁相环的数字实现

分析了单相并网系统锁相环的基本原理和特性。介绍了一种基于二阶广义积分器构造α,β静止坐标系下的电压矢量方法。参照三相并网系统基于α,β静止坐标系到d,q同步旋转坐标系的数字锁相环原理,实现了基于虚拟两相直角坐标系的数字锁相环控制。采用同步采样技术抑制电网频率波动对该方法的影响,提高数字锁相环工作的频率范围。利用Matlab软件对电网电压频率、相位角的突变、谐波注入等参数变化的影响做了仿真研究。在此基础上,搭建了以TMS320F28015DSP为控制核心的实验装置,仿真实验结果表明,该锁相环可以很好地跟踪系统频率的变化从而实现相位的锁定。     

A nonuniform DPLL architecture for optimized performance

This paper presents the design, analysis, simulation, and implementation of the architecture of a new nonuniform‐type digital phase‐locked loop (DPLL). The proposed loop uses a composite phase detector (CPD), which consists of a sample‐and‐hold unit and an arctan block. The CPD improves the system linearity and results in a wider lock range. In addition, the loop has an adaptive controller block, which can be used to minimize the overall system sensitivity to variations in the power of the input signal. Furthermore, the controller has a tuning mechanism that gives the designer the flexibility to customize the loop parameters to suit a particular application. These performance parameters include lock range, acquisition time, phase noise or jitter, and signal‐to‐noise ratio enhancement. The simulation results show that the proposed loop provides flexibility to optimize the major conflicting system parameters. A prototype of the proposed system was implemented using a field‐programmable gate array (FPGA), and the practical results concur with those obtained by simulation using MATLAB/Simulink. © 2013 Institute of Electrical Engineers of Japan. Published by John Wiley & Sons, Inc.