多核DSP的Nand Flash启动软硬件设计

多核处理器片内一般具有容量较大的动态RAM,其程序代码存储在片外Flash中,或者通过主机下载程序。多核DSP的启动和单核启动区别较大,本文以8核DSP芯片TMS320C6678为应用平台,介绍了多核DSP的启动方法。通过I2 C总线芯片存储一级启动程序,应用程序存储到容量较大的Nand Flash芯片,文中详细介绍了该启动方法的软硬件设计。     

有容乃大 手机即将进入4GB内存时代

如今1699元的手机都配上了3GB内存,为何4999元的手机依旧没能配上4GB内存呢?答案就是没有配套的内存颗粒可用:由于手机内部空间所限,它们的主板上仅有安装一颗内存芯片的位置。好消息是,三星终于正式发布了全球首款可量产的8Gb(1GB)容量的LPDDR4移动内存颗粒,只需4颗就可组成4GB手机用的内存芯片,而且它还要比上代LPDDR3     

1管32——Hyper-stacking技术浅析

堆叠交换机,是扩展端口容量的常用做法。常见的有4机堆叠,8机堆叠等,安奈特有一款能实现24机堆叠的交换机,已经算得上是很大的堆叠数量了。而 Hyper-stacking(超级堆叠)技术能以1个 IP 地址对最多32台堆叠起来的交换机实现管理。     

4B0X数据处理装置的存储系统设计

基于嵌入式系统,采用大容量Nand闪存芯片,设计了数据处理装置的存储系统.介绍数据处理装置的体系结构和Nand闪存芯片的使用方法,给出Nand闪存芯片与S3C44B0X的接口电路,编写了嵌入式uCLinux操作系统下Nand闪存芯片的驱动程序,实现了具有掉电保护功能的存储系统.     

基于SEP0718的Linux Nand Flash驱动设计

随着消费电子的发展,消费者对便携式电子产品的存储量要求不断增长.硬盘作为一种大容量的存储设备虽然能满足用户对存储量的要求,但是由于其体积功耗等缺点限制了其实际的应用,而Nand Flash具有体积小、功耗低、速度快及抗震等优异特性,使得采用Nand Flash作为便携式产品的存储介质成为可能,随着Nand Flash容量的不断增大,目前Nand Flash已广泛应用于便携式产品中.介绍了Nand Flash的硬件特点,分析了Linux MTD层(Memory Technology Device)的特性.并基于东南大学国家ASIC中心自主设计的嵌入式ARM11微处理器芯片SEP0718,针对Linux嵌入式操作系统,设计和实现了Nand Flash驱动,就其一些功能如读、写、擦做出了详细的描述,并给出了Nand Flash驱动在非DMA和DMA下的实验结果.     

44B0X数据处理装置的存储系统设计

基于嵌入式系统,采用大容量Nand闪存芯片,设计了数据处理装置的存储系统。介绍数据处理装置的体系结构和Nand闪存芯片的使用方法,给出Nand闪存芯片与S3C44B0X的接口电路,编写了嵌入式uCLinux操作系统下Nand闪存芯片的驱动程序,实现了具有掉电保护功能的存储系统。     

基于Nand Flash的切纸机文件系统的设计

主要介绍了Nand Flash芯片,和切纸机裁切程序在Nand Flash中的存储结构设计.并通过裁切程序编辑实例,介绍基于Nand Flash的切纸机文件系统的设计.     

大容量Nand Flash在ARM嵌入式系统中的应用

本文简要地介绍了三星公司的Nand Flash及ARM芯片,并通过具体实例,介绍Nand Flash在以ARM芯片为核心的嵌入式系统中应用。     

高密度半导体存储技术取得突破

NEC电子公司、Elpida存储公司和Oki电子公司最近合作开发成功了一种高密度的内存技术,可以在450μm厚的堆栈中包含8枚存储芯片和1个控制芯片,从而实现存储容量高达1TB的半导体存储产品。内存芯片的封装方式有两种：SiP(System-in-Package,封装内系统)和SoC (System-on-Chip,片上系统),前者将多个内存芯片垂直堆叠起来,相互通过导线等器件连接起来,其优点可以比较容易地实现较高的容量,但受限于元器件等因素而     

基于FPGA的车载大容量记录仪的设计与实现

介绍了一种基于FPGA和Nand Flash的车载大容量记录仪的设计与实现;记录仪主要由控制模块和存储模块组成;控制模块以FPGA为主控芯片,主要实现4个CAN通信接口、1个USB接口、1个以太网接口、2个422接口协调控制功能,另外包括实时时钟管理、内部总线控制等功能;存储模块由5块存储卡构成,每个存储卡又由FPGA、多片Nand Flash和内部总线接口构成,容量可达160G;该车载大容量记录仪已通过各种环境试验,性能稳定,数据存储容量大且易扩展,已用于工程实践中。     

基于阳极氧化铝基板的圆片级板载芯片封装技术

提出了一种新型基于阳极氧化铝基板的板载芯片（Chip on Board）封装技术。在5 wt.%,30℃的草酸电解液中采用60 V直流电压,制备了0.1 mm厚度的阳极氧化铝基板圆片,铝导线最小线宽、电阻及导线间绝缘电阻分别为35μm、小于1Ω/cm与大于1×1010Ω。在超薄阳极氧化铝基板圆片进行了双层Flash裸芯片堆叠及金丝引线键合,实现了圆片级COB封装,成品率高于93%。最后,将COB单元进行三维堆叠封装,制备了32 Gb Flash模组。因此基于阳极氧化铝基板的板载芯片封装技术具有较大的应用前景。     

英特尔研制出全球最快全硅制光电子芯片

近日来自麻省理工大学《Technology Review》杂志的消息说,英特尔已经研制出了一种完全由硅制成的光电子芯片．这种光电子芯片可以在一束光线上进行200Gb／s的数据编码,而目前同类芯片之可以达到100Gb／s的数据编码．可以说英特尔的这种新芯片是现在业界最快的光电子芯片．英特尔的这种光电子芯片可以把一束光线分成8个独立的调制器,每一个调制器都可以完成25Gb／s的数据编码．     

QLogic与惠普的携手：宣战思科？

春节的热闹还没落幕，整个IT业界又因为下面的消息而掀起了波澜。据国外媒体报道，思科内部已经达成一致，即将终止与惠普之间的系统集成商合作伙伴项目。而与此同时．惠普与QLogic在堆叠式交换机上也有了新的动作。QLogic宣布与惠普携手开发8Gb光纤通道堆叠式交换机。相对于非堆叠式产品，后者可以使企业减少高达43％的总拥有成本。     

SDH指针下泄专用集成电路MXTULPx8-5的设计和应用

发展同步数字序列(SDH)技术必须依赖专用集成电路。介绍了清华大学自主研制和开发的SDH指针下泄专用集成电路MXTULPx8-5的特性。这一芯片能够通过处理低阶支路(TU3、TU12、TU11)的指针,来补偿输入和输出高阶AU4管理单元同步净荷封装帧速率间的伪同步关系,从而对齐这些支路,为SDH支路单元交叉连接芯片的工作提供方便。还介绍了芯片设计时所使用的电路时分复用技术,分析了支路弹性存储器的容量,给出了应用MXTULPx8-5芯片的一个实例。     

Intel堆叠“象牙塔”

Intel公司于3月4日宣布,推出其第一台为校园网络环境而设计的可堆叠及扩展式的Intel Express 550T和550F Routing Switch交换机,从而为校园网用户提供一套更全面的解决方案;此系列当进行堆叠应用时可提供与传统机箱式的解决方案相当的堆叠速度和容量,但其成本与复杂性则大大降低。具有可扩展堆叠技术(Scalable Stacking Technology)的Intel新型交换机产品系列专门为校园环境设汁,这种环境通常由分布在不同     

SMC创新堆叠技术

7月6日获悉,SMC网络推出了一款L2/L4FE智能网管堆叠交换机产品SMC6224M,通过对堆叠技术的创新,SMC6224M实现了投资保护和对资源的优化。SMC6224M除带有24个自动MDIX10/100端口外,还带有2个千兆端口和2个堆叠端口,在不堆叠的时候,堆叠端口也可作为千兆口使用,充分利用了资源,最多可有4个千兆端口供使用。该产品在堆叠技术方面的创新性同时带来了很多性能上的优势:它最多支持堆叠8台交换机,最多提供192个10/100M端口和16个千兆端口,最高4G的堆叠带宽,大大提高了网络性能;使用普通双绞线即可实现长距离(最长100米)堆叠连接。SMC创…     

SPI -4.2总线应用和调试经验谈

引言SPI-4.2总线(System Packet Interface,系统间数据包接口)是一种速度高达10 Gb/s的芯片间互连总线,主要应用于ATM信元传输、POS(Packet Over SONET/SDH,基于SONET/SDH的包传输)和10 Gb/s以太网等高端     

LSI单片12Gb／sSAS ROC控制器突破百万IOPS性能壁垒

LSI公司（NYSE：LSI）日前宣布于本周在旧金山举办的英特尔开发者论坛（tDF）上演示其新一代12Gb／sSAS片上RAID（KOC）技术。此次展示的是一种单片8端口12Gb／sSASROC芯片,将该芯片连接到8块6Gb／s Seagate SAS2．5英寸硬盘驱动器,在PCI Express2．0直连存储配置下,运行小数据块连续读／写时,其性能可超过120万lOPS（每秒I／O操作次数）。     

Altera公开20 nm创新技术

9月20日,Altera公司资深副总裁兼首席技术官博思卓(Misha Burich)博士继今年5月后又一次来到中国,公开了Altera在下一代20 nm产品中规划的几项关键创新技术:40 Gb/s芯片至芯片及28 Gb/s背板收发器;具有混合系统架构接口的3D异构IC;下一代精度可调DSP模块。     

支持1xEV-DO演进——QUALCOMM发布6800芯片

10月13日,QUALCOMM 公司发布了基于CDMA2000 1xEV-DO 版本 A 无线技术标准的CSM6800(CSM)和 MSM6800(MSM)芯片和系统软件解决方案。CSM6800单片解决方案使设备制造商可以减少CDMA2000 1xEV-DO 版本 A 基站产品中的芯片数目,在保持与 CDMA2000 1xEV-DO 版本0反向兼容的同时使体积缩小。此外,该解决方案还支持192个正向信道和反向信道以及4路接收分集,与基于1xEV-DO 版本0的现行 C8M5500解决方案相比,用户容量可以增加8倍。设备制造商和网络运营商就可以以合理的成本将现有的1xEV-DO 设备升级,使网络容量得到实质性的提高,节省更多的设备空间。MSM6800芯片具有 QUALCOMM的 radioOne 零中频(ZIF)架构,这种架构免除了对中频