用VHDL-AMS进行概念设计

ＶＨＤＬ－ＡＭＳ是ＶＨＤＬ向模拟和混合信号领域的诉展,ＶＨＬＤ－ＡＭＳ为设计者提供了在概念级处理复杂系统的能力,随着ＶＨＤＬ－ＡＭＳ的标准化,将诞生处理复杂的模拟和混合信号模型的有效的模拟器,文中介绍了ＶＨＬＤ－ＡＭＳ模拟扩展的主要内容,展示了一个混合模式模拟环境,并给出了模拟解算器的构成,讨论了连续和离散模拟的同步问题;用４个例子说明ＶＨＤＬ－ＡＭＳ在概念设计中的应用。     

开放的VHDL模拟环境OVSE

本文介绍了一个开放的ＶＨＤＬ模拟环境。其基本模块包括：编译器、展开器、连接器和模拟器ＨＳＩＭ，可完成逻辑级的层次设计验证。重点阐述了开放ＶＨＤＬ编译的基本思想，简单叙述了模拟器的前端和后端共享开放模块。这些开放模块研制加环境新的ＶＨＤＬ工具提供了便利的支持。     

桶式移位器的行为级模拟

以专用３２位浮点ＲＩＳＣ微处理器芯片中部分译码的桶式移位器（ＢＳ）为例,介绍用ＶＨＤＬ语言对其进行了行为级模拟的方法,讨论了利用ＶＨＤＬ语言进行行为级模拟描述的问题,简要介绍部分译码方式的ＢＳ,较详细地给和ＶＨＤＬ语言对部分译码的ＢＳ进行行为级模拟的描述算法。     

基于CORDIC算法的一维离散余弦变换的ASIC设计

介绍了基于ＣＯＲＤＩＣ一维离散余弦变换（ＤＣＴ）的ＡＳＩＣ设计,给出了１－Ｄ ＤＣＴ的行为级ＶＨＤＬ描述,验证其功能的正确性,设计采用层次式设计,顶层用结构级描述,底层各功能子模块用ＲＴＬ级描述,整个系统在ＳＹＮＯＰＳＹＳ工具上进行设计及仿真,最终综合到门级电路。     

基于VHDL高级综合的条码阅读预处理器的FPGA设计

文中定义了条码阅读处理器的功能，给出其ＶＨＤＬ语言的行为源描述，讨论了在ＶＨＤＬ高级综合系统ＨＬＳ／ＢＩＴ的支持下面向ＦＰＧＡ，从算法级行为描述开始，自顶向下地进行条码阅读预处理器的设计过程，从中可见，ＶＨＤＬ高级综合和ＦＰＧＡ的结合，是一种简化设计复杂度，提高设计时效的ＡＳＩＣ的简便方法。     

VITAL——设计ASIC模型的VHDL基准

ＶＩＴＡＬ是ＩＥＥＥ新近制定的一个用ＶＨＤＬ建立ＡＳＩＣ模型库的基准，它为ＡＳＩＣ库的建立，电路设计的描述提供了便利的，格式相对固定的描述方法，并为提高模拟性能提供了依据和基础，本文介绍ＶＩＴＡＬ的基本内容，并介绍用ＶＩＴＡＬ描述电路模型的方法。     

VHDL语言及其应用

介绍目前数字电子系统硬件设计的一种标准输入输出工具ＶＨＤＬ语言，并结合小巨型机上Ｄｃａｃｈｅ的设计，用ＶＨＤＬ语言实现ＭＳＣ－Ｄｃａｃｈｅ的控制。     

VISI设计中面向VHDL的图形接口

本文产生讨论了数字电路设计中采用ＶＨＤＬ语言作为设计工具时的图形接口问题，ＶＨＤＬ语言作为开发工具的系统采用图形接口的必要性，同时还介绍了ＶＨＤＬ语言可采用混合编辑的依据，以采用图文混合编辑时ＶＨＤＬ描述由分解到合并生成源描述的思想，是ＲＭＳ仿真系统的ＶＨＤＬ图形输入的基础。     

标准硬件描述语言VHDL

ＶＨＤＬ（ＶＨＳＩＣ Ｈａｒｄｗａｒｅ Ｄｅｓｃｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ，ＶＨＳＩＣ硬件描述文）作为ＩＥＥＥ标准设计语言，是电子ＣＡＤ技术发展的重要里程碑。ＶＨＤＬ语言正在逐步为广大电子设计师了解和掌握。本文主要介绍了ＶＨＤＬ语言的特点、构件和描述风格。     

VHDL语言分析器的设计与实现

ＶＨＤＬ高级综合系统是逻辑设计领域的热点，作为其前端的ＶＨＤＬ语言分析器是综合系统中其它各子系统（如综合、模拟等）的支撑，它生成ＶＨＤＬ源描述的中间格式并将此结果存入数据库供其它子系统引用。本文重点介绍基于ＶＨＤＬ ＩＥＥＥ１０７６－１９８７全集的ＶＨＤＬ语言分析器的设计与实现技术，并给出了有关结果，该分析器通过了许多实例。     

VHDL语言中配置语句的使用探讨

配置是VHDL语言的一个基本设计单元,用来为设计实体指定综合或仿真时采用的结构体。论文结合教学实际讨论了VHDL语言中配置语句的常用的三种用法:默认配置、元件配置和结构配置。论文首先论述了每种配置语句的格式,然后以数字电路中的半加器和全加器的VHDL描述为例,说明每种配置语句格式的使用方法。最后对论文内容进行归纳并得出几点结论。论文对VHDL语言教学及基于VHDL层次化电路设计都具有一定的指导意义。     

VHDL语言中配置语句的使用探讨

配置是VHDL语言的一个基本设计单元,用来为设计实体指定综合或仿真时采用的结构体。论文结合教学实际讨论了VHDL语言中配置语句的常用的三种用法：默认配置、元件配置和结构配置。论文首先论述了每种配置语句的格式,然后以数字电路中的半加器和全加器的VHDL描述为例,说明每种配置语句格式的使用方法。最后对论文内容进行归纳并得出几点结论。论文对VHDL语言教学及基于VHDL层次化电路设计都具有一定的指导意义。     

VHDL事件驱动模拟核心库

论述了一个为构造编译型VHDL模拟系统而设计的模拟核心库，它采用事件驱动的模拟算法进行元件调度，使其适用于同步电路和异步电路的模拟，采用多值延迟模型，可同时完成功能验证和时序验证工作；采用多数据类型表示形式，适用于从系统行为级，寄存器传输级到逻辑门级的设计模拟验证工作，模拟核心库使用标准C＋＋语言设计，采用面向对象编程思想构造核心库的结构，并使用C＋＋虚接口为被模拟供简单的建模接口，通过实验证明此模拟核心库具有简单，正确，高效，可扩充和平台通用等优点，适合于编译型模拟系统的构造。     

Cycle-based algorithm used to accelerate VHDL simulation

Cycle-based algorithm has very high performance for the simulation of synchronous design,but it is confined to synchronous design and it is not as accurate as event-driven algorithm.In this paper,a revised cycle-based algorithm is proposed and implemented in VHDL simulator.Event-driven simulation engine and cycle-based simulation engine have been imbedded in the same simulation environment and can be used to asynchronous design and synchronous design respectively.Thus the simulation performance is improved without losing the flexibility and accuracy of event-driven algorithm.     

智能四通道CAN模块设计

目前多数CAN网卡利用单片机技术实现,其通道数最多为2个.当总线流量很大时容易丢帧,不能实现某些特殊功能.该文设计了一种智能四通道CAN模块,该模块采用PCI系统总线,3U结构.采用在线可编程FPGA技术与SJA1000相结合,以双口存储器作为缓存器,利用VHDL硬件设计语言实现.根据规定的特殊帧定义,利用中断响应快速处理特殊帧.利用双总线实现冗余功能.     

FCMAC的FPGA实现分析及其控制应用

提出了FCMAC（Fuzzy CMAC）的一种基于FPGA的硬件实现方法，与其他FPGA实现神经网络相比，它包含了可以用于在线学习的权学习算法。首先分析了FCMAC的模型结构及相应的硬件模块，然后基于VHDL语言实现了各模块的功能描述，最后将FPGA实现的FCMAC用于控制应用，并对控制器进行测试。实验结果表明，FCMAC的实现方案是可行的，控制器运算速度快、精度高，且具有较强的抗干扰性，是实现IP控制模块或单片智能控制的一种新的有效途径。     

VHDL编译型事件驱动模拟算法

VHDL模拟器在VLSI高层设计验证中起着重要的作用，设计正确性的快速有效检索对加快整个设计流程至关重要，模拟算法从根本上决定了模拟验证的效率，是构造高效模拟器的关键。文中讨论了VHDL的各种不同模拟算法，提出了将编译型实现算法与事件驱动调度算法结合的模拟算法，并提出了将VHDL设计源描述转化为等价C＋＋代码再编译为机器目标代码的模拟算法实现方法。此算法结合了事件驱动调度算法的模拟元件数少和编译型实现算法执行速度高的优点，并巧妙利用了面向对象的多态性特点，具有速度快、直观和易于扩弃的优点。文章最后给出了试验结果，进一步说明了算法的效率和优点。     

模糊CMAC网络的FPGA实现

提出了模糊CMAC网络的一种基于FPGA的硬件实现方法,首先,给出了模糊CMAC网络的模型及其算法,通过MATLAB仿真获取了模糊CMAC网络的FPGA实现所需的参数;在此基础上,对模糊CMAC网络进行硬件模块划分,基于VHDL实现了各硬件模块的功能描述,并对模块结构和权存储方式进行了优化;最后,在特定的FPGA器件上实现了模糊CMAC网络;测试结果表明:该模糊CMAC网络的FPGA实现方法是可行的,硬件化后的网络具有速度快、精度高、占用器件资源少的特点,是SOPC中实现模糊CMAC网络模块的一种有效方法.     

某固态旋转变压器接口电路的改进设计

为了改进某固态旋转变压器接口电路的设计,首先分析了传统基于8255设计的某固态旋转变压器SXZ(D/A)的接口电路,针对其存在占用I/O端口资源和使用分立元件多,PCB板面积较大等缺点,在此提出一种改进设计,采用VHDL设计了一种四通道的12位接口电路,给出了VHDL语言描述,并进行了电路仿真;实际应用表明,采用VHDL设计的接口电路具有更好的性价比,尤其是尺寸小,易于维护和抗干扰性强。