一台大型机的MOS主存贮器的工程可靠性设计

本文较系统地介绍了一台大型机的高速大容量MOS 主存贮器的工程可靠性设计。从工程可靠性出发,对主存贮器的系统结构、逻辑设计、容错技术、工艺结构、元器件的测试筛选等方面做了论述;以该主存贮器实体为基础,对每个影响可靠性的基本元素(如元器件、金属化孔等)进行逻辑功能和出错机理分析;特别是利用失效率求平均无故障时间的公式,分析和计算了在有海明校验部件的系统中,产生一位错与多位错的比率,从而定量地计算出海明纠错的效率。该机运行两年多以来,证明了这些分析与实际是基本相符的。主存贮器经过几次连续考机和近二年运行,其平均无故障时间已经超过1400小时。     

电子交换系统的微程序控制自校验处理机的设计

本文叙述了用于控制电子交换系统的一台低成本微程序处理机的内部工作。为了减轻维修难度和进一步提高组装的效率,机器的结构进行了规格化。 已经从数量有限的校验电路和适量的实时消耗得到了高度的并行自校验。所有数据操作设备都是组合的并采用奇偶预测技术来检出所产生的数据的误差。由于处理机的自校验特性,因此可实行具有故障保护的独立操作。 整个机器包括取下条指令在内,都在微程序控制之下。由于指令系统易于修改,因此微程序设计的灵活性可使软件和硬件并行改进。已经设计出一种充分利用存贮器的简单命令结构。外加微指令已被用于并行校验。由于存贮器具有预读能力,因此主存贮器访问时间对微程序周期时间的影响得以消除。 一台实验室样机已于1971年2月作成并开始运行,运算数据表明已满足了设计指标。     

差错改正电路的设计

前言目前,作为计算机等信息处理装置的主存贮器,大都使用MOS半导体存贮器。在这些主存贮器中、往往使用差错改正代码(Error Correcting Codes;ECC)。在主存贮器中使用ECC的主要理由如下:1)把半导体存贮器用作主存贮器的最初阶段,效果是很差的。为了提高可靠性,采用了ECC。2)为减少用作主存贮器的每一存贮器集成电路封装的外引线数,采用了一位结     

涡流卡片固定存贮器

日本正在研制一台基于电感耦合原理的涡流卡片(Eddycard)存贮器。这台存贮器是只能进行读出的半永久存贮装置。其读出周期为100毫微秒。这种存贮器与匀磁线(Unifluxor)存贮器相类似。匀磁线存贮器中读出线是通过小铜块与驱动线耦合的。这样,涡流使得读出线和驱动线之间能产生相互感应,以表示“1”。没有小铜块的地方用来表示“0”。这台存贮器是永久存贮器,但是,所存信息     

IBM1418型光学读出机

IBM 1418型光学读出机是第一台可直接将打字或印刷的商叶信息直接读入高速数据处理系统的存贮器中的机器。它可读出多种类型的纸上文件或卡片,速率为每秒480个字母,或者是每分钟读出400份文件。印刷数据可直接译成机器语言,直接输入 IBM1401计算机。     

金属氧化铝半导体晶体管只读存贮器

最近,由于信息量不断增加,对计算机的大容量化、高密度、高速化、低成本的要求越来越高。为此,除了使用写入和读出重复性几乎相同的暂存器外,还研制成了只读存贮器,其用途是把固定信息多次重复读出,目前这种存贮器颇受重视。只读存贮器的特点是,写入时间此读出的取数时间长,写入用的外围电路简单,所以其造价低,而且由于只读出,故可缩短运算时间。只读存贮器不仅可做为数字表     

高可靠性控制系统容错设计模式的新发展

在建立高可靠性控制系统的过程中，提出了一种基于软件冗余的容错模式——流程对模式，该模式虽然具有故障恢复时间短等优点，但是无法解决校验点信息在传输过程中出错或接收不完全的问题。针对上述问题应用LDPC码将主服务器发送到备用服务器中的校验点信息进行通信编码，并采用RS码将备用服务器接收到的校验点信息进行本地编码，分析结果表明改进方法可以有效解决前述问题，进一步增强了控制系统的可靠性。     

高速MOS存贮器

作为现代电子计算机和电子交换机等信息处理装置的主存贮器和缓冲存贮器,半导体集成电路存贮器正受到注视。本文描述关于采用廉价的MOS集成电路作存贮单元而用双极集成电路作外围电路所构成的超高速缓冲存贮器的可能性的探讨、各个电路的设计、大规模集成(LSI)电路的构成和使用这样LSI电路存贮装置的试制研究结果。LSI是在同一陶瓷基片上把读出线和位线分离的MOS存贮单元和双极外围电路(矩阵、读出放大器)用梁式引线连接起来的多片形式。得到的高性能水平是单个512位LSI的取数时间为6毫微秒,1K字节存贮装置的取数时间为30毫微秒、周期时间为35毫微秒。从存贮装置的特性研究中判明了这次采用的电路形式和LSI的构成方法,对于高速化、高密度化是非常有效的。     

用耦合的方向特性减少存貯器的噪音

字选择存贮器中数位线和与之相邻的读出线之间的耦合是存贮器设计者十分关心的一个现象。在很多情况下,如果不设法减少数位线和读出线之间耦合的影响,在写周期时读出线中所感应的数位噪音足以使读出放大器饱和及阻塞。本文提出一种消除读出放大器输入端噪音的方法,这种方法利用二平行传输线之间的耦合所固有的方向特性。     

785 MOS主存模块的设计

<正> 一、引言在大型计算机及巨型计算机系统中,随着运算速度的日趋提高,对主存贮器的要求越来越高,不但要求容量大,而且要求速度快。785计算机主存容量达200万字,数据传送速率达40M 字/秒。为了达到上述目的,主存系统通常采用多存贮体、多模重迭操作、多总线访问、多字读出等技术。一般说来,多存贮体只能扩充存贮器的容量,只有在存贮体的基础上配上控制电路形成独立的存贮器(即存贮模块)时.才有可能采用多模     

磁心存储器读出放大器的设计(上)

在由 S-1型磁心材料制成的线选法存贮器的设计中基本问题是实现一个能满足多种性能要求的读出放大器。一般要求读出放大器对双向信号均具有稳定的增益,信号传送的延时小,避免直流电平的偏移,在数位脉冲(或禁止脉冲)干扰后的短时间内能恢复,鉴别电平稳定等。虽然有过很多有关读出放大器设计的文章,但就作者所知,对于一个处于“最坏输入形式”——一长串单向脉冲中夹有一串数位脉冲干扰下的4—6微秒的存贮器来说没有一篇特别合适的。本文讨论了对于具有所要求的存取周期的线选法存贮器的读出放大器的基本要求,给出了读出放大器的新线路、它的作用及设计。重点放在技术的改进和线路的提出上。对设计时采用过的几种其它方法也做了扼要介绍。作者对读出问题的可能发展途径也进行了探讨。     

指令缓冲存贮器的效能分析

<正> 一、引言随着计算机系统的日趋大型化,对主存贮器也提出了更高的要求,即要求存贮器的存取速度快、容量大、成本低。然而,由于受到技术和成本的限制,到目前为止还没有一种存贮器能完全胜任这种要求。因此,在高速计算机中普遍地遇到了高速运算与主存贮器之间在速度上存在差距的矛盾。于是在运算控制中引入了非常复杂的先行控制技术。由于高速小容量存贮器技术的发展,把它作为低速大容量存贮器的补充,分级组合     

电子交换系统微程序自校验控制复合装置的维修技术

本文叙述了一台交换复合装置的设计中所采用的种种故障检测、例行程序考验、和诊断技术。与别的电子交换系统(ESS)处理机不同,该处理机完全是自校验的。 由于充分发挥微程序设计和实时余量(excess real time),只需增添少量设备就可以并行检测出处理机中大多数的故障。如果从开始方案设计时就注意对硬件、软件、和维修能力等进行全面考虑和调整,就能把这样的自校验性能运用到机器的设计上。 硬件校验对处理机的故障检测起着重要作用。这些技术包括奇偶校验、译码器的N中取1校验、双规判别、总计时器、以及自校验的时钟机构。采用微程序挖制的错误检测技术包括寄存器——寄存器传送的全符合校验、保证指令按正确的次序执行的顺序校验、和存贮器的先写后读校验。 处理机的多数故障由上述的一种技术并行检测。不能并行检测的那些故障(通过用计算机模拟辨别)和维修逻辑用频繁的程序考验来校验。通过处于指令级或微指令级的处理机以及用本机维修中心执行程序考验。当呼叫存贮器(CS)中有故障时,例行程序考验还参与决定出现故障的设备。对简化诊断过程方面作了深入的研究。处理机的组装和所提供的测试通路为许多故障的诊断分辨提供了方便。 处理机实现所有这些特性的详细的门电路设计已经完成。为了验证自校验的     

大容量存贮器读出放大器

本文介绍一种高速大容量存贮器读出放大器集成电路的线路设计、工艺特点、及主要参数的测试,本产品在1001机13万容量存贮器中应用表明,此线路特性良好,亦可应用于其它存贮器中。     

高速不破坏读出存贮器的读出线路

1.引言在选择大容量高速存贮器的记忆元件、驱动钱路和读出线路的时候,需要在技术和经济两方面取得平衡。作者认为,简化读出线路会明显地影响这种平衡。本文将介绍关于这种线路速度、灵敏度、尺寸等的极限的研究工作情况。通常,读出线路包括一个放大器、一个门和一个触发器。如果在读出被选记忆单元的过程中要破坏所存信息,则在被选单元回到它的原始状态时,读出线路也必须起暂时记忆的作     

静态NMOS存贮器断电信息保护的模拟试验

一、前言半导体存贮器具有单片集成、不破坏读出、速度快、功耗小和可靠性高等优点,但不足的是断电时具有易丢失信息的缺点。为克服这个缺点,可采用后备电池电源。当突然断电时,存贮器由后备电池供电,保持原有信息不被破坏,或在计算机断电中断时,     

1024字每字48位的10兆赫不破坏读出双轴磁心存贮器

过去快速取数存贮器大多数是或者用较快的普通破坏开关元件或者用各种不破坏读出技术和存贮元件。这些技术对于非常快的读出操作存在着一些固有缺点,如对于普通的开关方法需要重写,或者没有真正的不破坏读出特性。本文讨论的存贮系统是用具有不破坏读出特性的双轴磁芯元件,在系统中尽量消除线路延迟,     

小型快速数字计算机的系统设计

本文介绍了一台250兆赫的隧道二极管计算机的系统设计。为了克服运算速度与主存贮器速度之间的脱节,采用了复杂的超前控制技术并对此作了详细讨论。在机器结构方面,提出了在运算器中用后进先出存贮器来代替累加器。运算器、变址部件以及输入输出部件都设计得能各自独立运行,并能高速地执行简单的算法。预计这台机器每微秒能执行四条到五条指令。     

五、语音处理中集成电路技术的影响

1、集成电路的特性 A 面积高密度只读存贮器在IC技术中,只读存贮器ROM是特别高效的。用一种动态读出电路和虚拟地参考系统,可使这种存贮器对每一位数据的绝对面积减少到最小值,即每一位仅要求一个晶体管,而该管的大小这样安排:用最小的扩散宽度和空间以及最小的表面来定义。由于处理的尺寸变小,ROM尺寸也自动变小,故在特性上保持了先进性,並超过随机逻辑电路。动态读出方法意味着对大阵列的存取时间将相对变长。这对于2~(13)位或更小的ROM来说不是主要问题,但当阵列达到2~(17)位范围时,要求的存取时间便上升到10至20倍逻辑周期时间。     

新型半永久存贮器金属卡片存贮器

日本电气通信研究所为电子交换机的需要,研制了一种采用新原理的随机取数半永久存贮器——金属卡片存贮器。该种存贮器主要构成部分是作为存贮媒介体的金属卡片和由具有为数很多读取线圈的印制线圈板迭成的存贮体。情极信息的记录决定于金属卡片某位置上有无圆孔,信息的读出借助于线圈间的高频电磁耦合。在金属卡片上有孔和无孔的地方电磁耦合差值很大。