众核处理器和众核集群的并行模拟

模拟器是计算机体系结构研究的重要工具.近年来并行计算机体系结构的发展给计算机模拟带来了巨大的挑战.一方面,随着体系结构朝着多核以及众核处理器发展,模拟的目标系统规模随着模拟核数以摩尔定律的速度增加而不断增大;另一方面,串行模拟的速度因为模拟器运行所在宿主机主频提速减缓而停滞不前.上述两方面的原因使得传统的串行模拟方式无法满足对新兴体系结构模拟规模和速度的需求.以众核处理器和众核集群这两种体系结构为例,并行模拟技术在并行计算机体系结构模拟中是必要而且可行的.对于众核处理器的模拟,使用并行离散事件模拟对其进行加速,在模拟精度不变的前提下,提高模拟速度10.9倍.对于众核集群的模拟,模拟的目标系统总规模达到1024核,并且支持MPI/Pthreads混合编程的运行环境.     

计算机体系结构软件模拟技术

在现代处理器或计算机系统设计中,体系结构软件模拟技术已成为一个不可缺少的环节.与不使用模拟技术的计算机系统或处理器设计方法相比,软件模拟技术可以极大地降低设计成本和缩短设计周期.然而,由于开发计算机体系结构软件模拟器通常十分困难,模拟器运行标准性能测试程序的时间很长以及模拟结果精度差等3个主要问题,限制了体系结构软件模拟技术在计算机系统设计中的有效性.许多研究人员已经提出了各种各样的方法和技术来解决这些问题,但是,到目前为止,这些问题还并未得到根本性解决.同时,未来体系结构模拟技术的新挑战已经开始显现.研究了体系结构软件模拟技术的由来和历史,对现有的技术和方法进行了分类和比较,对未来的挑战也进行了分析,指出了该领域今后的发展方向,以帮助计算机体系结构设计师或研究人员选择、开发体系结构模拟器或对该技术进行研究.基于这些调查分析,正在使用较为先进的技术开发一个适合于安腾系列架构的体系结构模拟器SimIPF.     

类比推理协处理器的实现

类比推理技术对于开发高智能的AI系统十分重要.普通的面向数值处理的计算机进行类比推理效率往往很低,严重影响其研究与应用.本文介绍了一种高效的嵌入式类比推理协处理器系统ARC(analogical reasoning coprocessor).由于ARC采用了符合类比推理机制的处理器体系结构和加速策略,并采用先进的器件实现,其推理速度比普通的PC机有大幅度的提高.     

OpenSMT：一个同时多线程处理器模拟器的设计和实现

同时多线程（SMT）技术是目前微处理器体系结构的研究热点之一。为了支持对SMT技术和基于SMT核的单芯片多处理器（CMP）体系结构技术的深入研究，我们在广泛使用的超标体系结构模拟器Simple Sealar的基础上，通过对SMT结构的关键特性进行适当的抽象，开发了一个SMT体系结构模拟器OpenSMT。本文介绍了谊模拟器主要的设计思想和实现方法，包括多个线程上下文结构的表示、超标量流水线各个阶段的模拟，以及模拟器设计和实现时需要解决的几个关键问题等。初步的应用研究表明，与现有可免费获得的研究用SMT模拟器相比，该模拟器能够较好地平衡模拟性能、灵活性和精度三个基本设计目标，实现了执行驱动、易于扩展指令集结构、良好的用户接口、灵活的软件结构、适宜评估更广泛的SMT体系结构设计空间等设计要求。     

采用动态译码缓存的高速指令集模拟器

指令集模拟器是计算机体系结构研究和SoC软硬件协同设计的重要工具，模拟器的性能和灵活性是影响设计和验证效率的重要因素。解释型指令集模拟器具有很好的灵活性，在操作系统等涉及到自修改代码的模拟中具有不可替代的作用。该文给出了一个高性能解释型指令集模拟器的设计，它具有很高的模拟精度和很好的灵活性；同时指令集模拟器采用了动态译码缓存等优化技术，使其具有很高的模拟性能。以ARM7指令集模拟器为实例，所提出的优化技术同样适用于其它现心RISC体系结构。     

关于功能模拟器生成环境的研究

为了满足专用指令集处理器的发展和产品上市时间缩短的需要，功能模拟器的自动生成方法受到越来越多的关注。该文介绍了一种体系结构描述语言xpADL驱动的模拟器生成环境，它由xpADL、模拟器生成器和函数库三部分组成。XpADL对目标体系结构的行为和组成进行描述。然后牛成器对描述文件进行解析。将其转化为树型抽象表示并生成相应的体系结构相关部分，这部分和函数库组成了功能模拟器。在实验部分，通过StrongArm和PISA两种．体系结构的功能模拟器的自动生成，证明了方法的正确性和有效性。该文的研究结果对于嵌入式系统的设计具有重要的指导意义。     

面向TTA结构的可重定向周期精确模拟器的设计与实现

给出了一种面向传输触发体系结构的可重定向周期精确模拟器的设计与实现。该模拟器能够在不修改的情况下，对不同的TTA硬件体系结构设计进行高效的模拟。同时提供了方便的用户自定义扩展指令的添加接口。为了加快模拟速度，提出了一种预解释模拟机制。     

计算机系统模拟器研究综述

计算机系统模拟器已经成为计算机系统结构领域研究中不可或缺的工具,真实计算机系统的不断发展对模拟器的性能要求也越来越高,模拟器的性能提升也促进了真实计算机结构和性能上的进步.为了提升性能,模拟器的发展经历了从串行单线程模拟到多处理单元并行模拟的发展趋势.串行模拟器和并行模拟器分别针对各自的模拟目标和模拟过程提出了各种优化方案,串行模拟器研究者提出了交织码、二进制翻译、FPGA加速、模拟分离等加速技术,而并行模拟器在串行模拟器基础上针对自己特有的支撑架构以及负载均衡、同步机制和通信机制等问题提出了各种解决方案.     

多媒体基准测试程序中的流并行性分析

在分析多媒体基准测试程序Mediabench特征的基础上,以Imagine流处理器为例讨论了流体系结构对多媒体应用所提供的软硬件支持,并且利用流编程模型对多媒体应用中存在的流并行性进行了详细的剖析,最后通过对3个典型的多媒体应用进行流并行程序设计,在Imagine的时钟精确模拟器Isim上测试得到了多媒体应用在流体系结构上可以获得的加速性能.     

基于VTEST的TMS320C3x指令集模拟器设计

TMS320C3x指令集模拟器主要由指令集、中断和外设模块3部分组成.根据TMS320C3x指令的寻址特点,提出了双线代码指令模拟技术,该技术既能降低开发模拟程序的工作量,又能保证模拟效率;通过对中断识别机制的研究,给出了模拟器中断响应过程;设计了基于VTEST的事件驱动定时模拟方法,可降低外设模拟时对模拟器性能的影响.在实验部分,对模拟器性能进行了验证,实验结果表明了该模拟器具有较快的模拟速度.     

基于CPU+FPGA的实时临空信道模拟器设计

信道建模是研究临近空间通信技术、评估系统传输特性的基础和重要方法。临近空间飞行器从低速向高速发展,信道变化频次随飞行器速度增大而愈加频繁。为实现对临空通信过程中信道衰落的实时仿真,研制基于中央处理器(Central Processing Unit,CPU)和现场可编辑门阵列(Field-Programmable Gate Array,FPGA)架构、参数1 ms更新一次的临空信道模拟器。该模拟器内置气象性损耗模型和无线信道衰落模型,CPU端通过设计状态机控制模块、优化参数计算逻辑、优化操作系统来压缩信道参数的计算时间。FPGA部分设计关键信息同步方案、基于状态机的双保障更新机制保证参数的可靠稳定传输、并行加速处理实现信息交互和增强信号处理速度。实测结果表明,上述方案有效提升了临空信道模拟器的参数计算速度和信号处理速度,可实现信道参数随收发机运动1 ms更新一次。     

低速飞行模拟转台变结构控制设计

针对飞行模拟转台在低速运行时的控制问题进行研究。由于摩擦力矩对飞行模拟转台在低速运行的影响较大,为了使转台在低速运行时具有精确的跟踪能力,采用变结构控制方法设计了控制器,并利用干扰观测器对摩擦力矩进行估计,从而在不增加系统硬件设备及改变转台结构的情况下对摩擦力矩进行补偿。仿真表明,该方法可以使飞行模拟转台在低速情况下具有良好的跟踪能力,干扰观测器可以准确地对摩擦力矩进行估计,并有效地补偿了摩擦力矩的影响,验证了该方法的有效性。     

Role of lateral acceleration in curve driving: driver model and experiments on a real vehicle and a driving simulator

Experimental studies show that automobile drivers adjust their speed in curves so that maximum vehicle lateral accelerations decrease at high speeds. This pattern of lateral accelerations is described by a new driver model, assuming drivers control a variable safety margin of perceived lateral acceleration according to their anticipated steering deviations. Compared with a minimum time-to-lane-crossing (H. Godthelp, 1986) speed modulation strategy, this model, based on nonvisual cues, predicts that extreme values of lateral acceleration in curves decrease quadratically with speed, in accordance with experimental data obtained in a vehicle driven on a test track and in a motion-based driving simulator. Variations of model parameters can characterize "normal" or "fast" driving styles on the test track. On the simulator, it was found that the upper limits of lateral acceleration decreased less steeply when the motion cuing system was deactivated, although drivers maintained a consistent driving style. This is interpreted per the model as an underestimation of curvilinear speed due to the lack of inertial stimuli. Actual or potential applications of this research include a method to assess driving simulators as well as to identify driving styles for on-board driver aid systems.     

Implementing a DSP-based Petri-net simulation tool

An efficient simulator of Petri nets, suitable for both loosely and tightly coupled parallel systems and featuring high-execution speed, is proposed. This speed is obtained through an optimized software structure on an original hardware architecture that is based on digital signal processors of the TMS320 family. The Petri net class outlined compactly represents a wide range of processes by restricting the model size and the relevant simulation times. The simulation algorithm and simulator implementation are described     

龙芯1号微处理机性能模拟器

性能模拟器是现代微处理器结构设计过程中性能评估的重要工具．它要求灵活性好、运行速度快和准确度高，然而，实现这样一个模拟器除了工作量大之外，还需要相当的设计技巧．通过改造SimpleScalar的sim—outorder，开发了一个针对龙芯1号微处理器结构的性能模拟器，既减小了开发的工作量，又实现了灵活性、速度及准确度三者之间的平衡．实验数据表明，该性能模拟器平均运行速度在200KIPS以上，IPC平均偏差在10％以内．     

LSE：一种处理器体系结构软件仿真器开发工具

在现代处理器体系结构设计中,利用软件仿真技术对设计结果进行验证是最重要的方面之一.然而,处理器体系结构仿真器的开发是一个非常困难的过程.主要的困难表现在三个方面:第一,目前用于处理器体系结构仿真器开发的编程语言如C或C 语言都是串行执行的语言,而处理器的各部件是可以并行运行的,使用串行编程语言编程来模拟并行执行的部件需要长时间的、仔细的程序功能与部件功能的匹配工作,并且容易出错;第二,使用串行程序来模拟并行部件的运行,模拟速度很低,并且仿真速度低是处理器体系结构软件仿真器开发领域的瓶颈问题;最后,仿真器仿真结果的可信度低也是一个关键问题.本文首先介绍了一种新的处理器体系结构软件仿真器开发工具,然后深入分析了该开发工具的优点和缺点,最后对该仿真器开发环境提出了改进方案.     

有限状态熵编码的VLSI设计与实现

在处理海量数据时,以软件方式实现的Z标准(Zstd)无损压缩算法难以满足特定应用领域对压缩速度的需求.对Zstd进行硬件加速设计是解决这一问题的有效方案,尤其是针对Zstd的有限状态熵编码(finite state entropy,FSE)的硬件加速.因此,提出一种适用于Zstd的FSE压缩、解压硬件实现架构,采用固定...     

Design Of Anti‐Slip Controller For An Electric Vehicle With An Adhesion Status Analyzer Based On The Ev Simulator

The In this paper, a simulator of a one‐wheel Electric Vehicle system is designed for testing an anti‐slip controller using the Motor‐Generator system. The drive motor of the M‐G system is used to simulate the drive wheel of the Electric Vehicle, and the load motor is used to simulate the load force of the chassis. In the driving process, the torque of the load motor is changed according to the drive force of the chassis that is calculated by the program. So it can simulate the dynamic process of the tire‐road system. Based on this simulator system, an anti‐slip controller based on an Adhesion Status Analyzer is proposed. Information about the wheel speed is acquired by using a Back EMF Observer. A load torque disturbance observer is designed to stabilize the acceleration of the wheels. The Adhesion Status Analyzer is used to generate safe acceleration commands for the anti‐slip controller. When a slip occurs, the anti‐slip controller will decrease the torque quickly, and at the same time, by estimating the dynamic status of adhesion, the Adhesion Status Analyzer will restrain the acceleration command within a safe area. The effectiveness of the proposed approach is verified by using the EV slip simulator.     

利用工控软件开发DCS仿真系统的新思路

提出了利用工控软件开发DCS仿真系统的新思路,并介绍了该思路的具体实现方法。仿真界面可以用工控软件组态实现。对DCS调节面板、趋势等画面可以通过定制ActiveX控件来完成。仿真操作界面和模型软件之间数据通讯通过DDE、OPC技术实现。新的DCS仿真系统开发方法充分利用了工控软件的强大功能和DCOM、OPC、DDE、ActiveX先进技术,使得利用一种通用平台可以开发不同的DCS仿真系统,其体系结构具有良好的通用性。这极大加快了DCS仿真系统的开发速度。