低噪声CMOS环型压控振荡器的设计

应用增益补偿技术，设计了一种结构新颖的CMOS单端反相器环形压控振荡器，该电路具有较低的压控增益，较好的线性，较强的噪声抑制能力。采用lstsilicon 0,25μmCMOS工艺进行仿真，结果显示：在偏离中心频率600kHz处的相位噪声为一108dBc。     

基于0.18 μm RF CMOS工艺的低相噪宽带LC VCO设计

介绍了一种低功耗、低相噪和超宽频率覆盖范围的全差分电感电容结构的压控振荡器(VCO)设计.采用开关控制的二进制MIM电容阵列对频率进行粗调,再结合MOS可变电容进行微调,实现了极大的频率覆盖范围.流片采用TSMC的0.18μm、5层金属RF CMOS工艺,所用无源器件全部片内集成.在1.8 V电源供电情况下,该VCO仅仅消耗3 mA的电流.测试结果表明,该VCO能够覆盖1.65～2.45 GHz的频率范围,并且增益控制在100 MHz/V以下.在1.65 GHz频率下20 kHz频偏处的相位噪声仅-87.88 dBc/Hz.     

一种基于CMOS工艺的低相噪压控振荡器的设计

基于标准CMOS工艺,设计了一款适用于无线通信的基于标准CMOS工艺的频带压控振荡器,该芯片的中心频率2.8 GHz,芯片面积0.5×0.5 mm²,典型功耗为11 mA@3.3 V。测试结果表明,在0.8 V～2.5 V的电压调节范围内,压控振荡器输出频率范围为2.3 GHz ～3.3 GHz,通过电容阵列实现了1 GHz的调谐带宽,在2.8 GHz频率时的典型相位噪声为-81 dBc/Hz@10 kHz,压控振荡器的典型增益为40 MHz/V。     

一种1.2GHz～2.8GHz环形振荡器设计

压控振荡器(Voltage-Controlled Oscillator,VCO)是锁相环的关键模块之一,其性能极大地影响锁相环的性能。该文利用宏力(GSMC)0.18μm CMOS工艺设计了一种环形压控振荡器,该环形振荡器采样三级差分反相延时单元构成,频率范围为1.2GHz~2.8GHz。仿真结果表明,该环形振荡器的相位噪声为-94.6dBc/Hz@1MHz。     

一种改进的CMOS差分LC压控振荡器

介绍了一种改进的LC振荡器设计方法.谐振回路采用非对称电容结构,与常见的振荡器结构相比,经改进后的电路结构可以获得更好的相位噪声.基于0.35μm CMOS工艺,设计了一种采用补偿Colpitts振荡器电路结构实现的差分LC压控振荡器,工作电压为2.5V.经仿真证明,在设计中通过调整非对称电容谐振回路中的电容值,可以获得最优的相位噪声.     

一种改进的CMOS差分LC压控振荡器

介绍了一种改进的LC振荡器设计方法.谐振回路采用非对称电容结构,与常见的振荡器结构相比,经改进后的电路结构可以获得更好的相位噪声.基于0.35μm CMOS工艺,设计了一种采用补偿Colpitts振荡器电路结构实现的差分LC压控振荡器,工作电压为2.5V.经仿真证明,在设计中通过调整非对称电容谐振回路中的电容值,可以获得最优的相位噪声.     

一种中心频率可调的VCO电路设计

采用0.18μm CMOS工艺设计了一种用于高速锁相环系统的压控振荡器(VCO)电路,该电路的中心频率可根据需要进行调节.电路采用SMIC 0.18 μm工艺模型,使用Cadence的Spectre工具进行了仿真,仿真结果表明,该电路可工作在2.125～3.125 GHz范围内,在5 MHz频偏处的相位噪声为-105 dBc/Hz.     

一种基于BiCMOS工艺的差分压控振荡器

设计了一种Colpitts型LC振荡器。该电路采用差分结构，具有集成度高，噪声性能良好的优点。该设计基于0．8μm BiCMOS工艺，实现了中心频率为433MHz的Colpitts型差分压控振荡器（VCO）。电路采用3V电压供电，频率范围399．8～465．1MHz，偏离中心频率1MHz处的相位噪声是-137dBc／Hz。     

一种基于阻抗变换的低噪声LC压控振荡器设计

为了提高相位噪声性能，提出了一种基于阻抗变换模块的新型无尾电流源电感电容(LC)压控振荡器，该阻抗变换模块位于交叉耦合晶体管的漏极与栅极之间，能够减少有源器件产生的噪声，并且交叉耦合晶体管主要位于饱和区域，能够防止LC 谐振腔的品质因数降低。此外，相较于传统LC振荡器，该振荡器在低电压工作条件下能够维持低相位噪声性能，并采用0.18μｍ CMOS工艺进行了具体实现。实验结果表明:在3ＭＨｚ偏移频率的条件下，提出的振荡器相位噪声范围为-138.8ｄＢｃ / Ｈｚ~ -141.1ｄＢｃ/Ｈｚ，调谐范围增加了大约22.8％，在此调谐范围内，与其他提LC压控振荡器相比，所提方法具有更大的品质因数更，具体为191.8ｄＢｃ/Ｈｚ。     

26GHz宽带低噪声CMOS LC-VCO设计

基于90 nm CMOS工艺,设计实现了一种谐振频率为26 GHz的低噪声宽调谐范围的LC压控振荡器.分析了相邻MOM电容间的寄生电容并计入整体电容阵列当中,提高了谐振网络的品质因数,同时缩减了面积.分析了压控振荡器的相位噪声,采用了大尺寸尾电流管并覆盖大面积偏置滤波网络结构对相位噪声进行优化.经过测试验证,压控振荡器的谐振频率范围为24.2～29.6 GHz.当谐振频率为26 GHz时,在1 MHz频偏处相位噪声为-97.4 dBc/Hz,电路功耗为9.6 mW,FoM_T值为-182.5.     

低相位噪声压控振荡器设计

分析了LC压控振荡器(VCO)相位噪声,通过改进电路结构,采用PMOS和NMOS管做负阻管,在尾电流源处加入电感电容滤波,优化电感设计,设计了一种高性能压控振荡器.采用TSMC 0.18 μm IP6M CMOS RF工艺,利用Cadence中的Spectre RF工具对电路进行仿真.在电路的偏置电流为6 mA、电源电压VDD=1.8 V时,输入控制电压为0.8～1.8 V,输出频率变化为1.29～1.51 GHz,调谐范围为12.9%,相位噪声为-134.4 dBc/Hz@1MHz,功耗仅为10.8 mW.     

S/U双波段小数分频锁相环型频率合成器设计

提出了一种覆盖S/U双波段的小数分频锁相环型频率合成器.该频率合成器采用一种新型多模分频器,与传统的小数分频频率合成器相比具有稳定速度快、工作频率高和频率分辨率高的优点.该锁相环采用了带有开关电容阵列(SCA)的LC-VCO实现了宽频范围,使用3阶MASH△-∑调制技术进行噪声整形,降低了带内噪声.设计基于TSMC 0.25 μm 2.5 V 1P5M CMOS工艺实现.测试结果表明,频率合成器频率范围达到2.450～3.250 GHz;波段内偏离中心频率10 kHz处的相位噪声低于-92.5 dBc/Hz,1 MHz处的相位噪声达到-120 dBc/Hz;最小频率分辨率为13 Hz;在2.5 V工作电压下,功耗为36 mW.     

锁相环环路滤波器的模拟设计

介绍了ADI SimPLL Ver2模拟软件的性能及特点,并阐明了利用该软件设计不同频率下环路滤波器(低通滤波器)的方法,环路滤波器是频率合成器的关键部分,直接影响无线通讯的载波质量、接收性能、发射和接收信噪比、接收灵敏度、通讯距离等,严重的会影响到频率的合成。导致系统瘫痪。该模拟软件具有功能强大、快捷、方便的特点,能对不同的频率进行准确、可靠的模拟,设计出合理、稳定的环路滤波电路。保证整个系统的需要,可广泛地应用于GSM、CDMA、WLAN、对讲机等移动通信领域。     

低频率电荷泵锁相环设计

设计一款音频范围内的电荷泵锁相环,采用动态D触发器鉴频鉴相器及电流舵差分输入电荷泵。压控振荡器采用了对电容充放电的形式产生震荡波形,实现低频输出。采用HHNEC BCD035工艺并用Cadence软件实现仿真,实现250 kHz频率锁定,锁定时间为80μs,锁定时相位差为75 ns且压控振荡器控制电压纹波为5 mV。     

一种基于开关电容调谐的宽带压控振荡器设计

设计了一种频率可调范围约600 MHz的全集成CMOS LC宽带压控振荡器.该压控振荡器工作电压为3.3 V,基于Chartered 0.25 μm 标准CMOS工艺设计,利用开关电容调谐的方法扩大其调谐范围.测试结果表明:该压控振荡器工作在中心频率为1.9 GHz时,单边带相位噪声为-85 dBc/10 kHz,调谐范围达到32%.     

一种应用于GNSS接收机的低噪声和低杂散频率综合器

A low phase noise and low spur phase locked loop （PLL） frequency synthesizer for use in global navigation satellite system （GNSS） receivers is proposed. To get a low spur, the symmetrical structure of the phase frequency detector （PFD） produces four control signals, which can reach the charge pump （CP） simultaneously, and an improved CP is realized to minimize the charge sharing and the charge injection and make the current matched. Additionally, the delay is controllable owing to the programmable PFD, so the dead zone of the CP can be eliminated. The output frequency of the VCO can be adjusted continuously and precisely by using a programmable LC-TANK. The phase noise of the VCO is lowered by using appropriate MOS sizes. The proposed PLL frequency synthesizer is fabricated in a 0.18 μm mixed-signal CMOS process. The measured phase noise at 1 MHz offset from the center frequency is -127.65 dBc/Hz and the reference spur is -73.58 dBc.     

Ku波段低相噪频率源的研制

阐述了Ku波段低相噪锁相频率源的研制过程。在低输入参考频率10 MHz的情况下,输出高达11.8 GHz的点频信号,倍频恶化达到61 dB,如何实现从10 Hz~1 MHz频偏范围内各点的相位噪声指标要求是需要攻克的技术难题。具有超低相噪基底的模拟鉴频鉴相器件HMC440的应用为该项目的成功研制奠定了坚实的基础。     

全集成低功耗低相位噪声差分LC压控振荡器设计

介绍了一个针对全球定位系统接收机的全集成差分LC压控振荡器设计.该设计采用互补交叉耦合晶体管对结构,去掉了尾电流源以消除其热噪声对相位噪声的影响.考虑到低功耗低相位噪声表现,文中给出设计步骤.该设计经台积电0.18 μm射频CMOS工艺进行流片验证.在1.5 V的供电电压下,VCO振荡于3.14 GHz,仅消耗1.2 mA.在频偏600 kHz和1 MHz的情况下,其相位噪声分别为-113 dBc/Hz和-118 dBc/Hz.     

CPT铷原子钟锁相环频率合成器设计和分析

基于CPT(相干布局囚禁)87铷原子钟设计出输出频率为3417 MHz的锁相环频率合成器,通过ADIsimPLL仿真出最佳环路带宽,环路滤波器参数以及相位噪声等,并通过STM32对锁相环芯片进行控制。对频率合成器进行了测试,电路尺寸为40 mm×40 mm,输出信号功率范围为-4 dBm^+5 dBm可调,输出信号噪声满足要求-88.65 dBc/Hz@1 kHz,-92.31 dBc/Hz@10 kHz,-104.63 dBc/Hz@100 kHz,杂散和谐波得到抑制,设计的频率合成器能很好的应用于原子钟的射频信号源。