基于FFT的伪随机码快速捕获设计与实现

本文介绍了基于FFT的伪随机码快速捕获的原理,并且对快速捕获模块的核心单元,即采样率转换单元和FFT/IFFT计算单元的FPGA实现进行了详细论述。仿真和实现结果表明,此方法能快速地捕获扩频信号中的伪随机码相位。     

一种新的具有恒虚警概率的PN码自适应盲捕获方法

提出了一种具有恒虚警概率的串行搜索伪随机码自适应盲捕获方法，该方法不需要借助于导频信号，利用相关解扩前和相关解扩后的信号功率之比作专判决统计量，根据判决统计量的概率密度函数的特性得到与信号功率和噪声、干扰功率无关的判决门限，从而实现了具有恒虚警概率的自适应捕获，对白色噪声环境下无衰落和瑞利衰落的情况下的检测性能进行了理论分析和仿真，结果表明所得出的方法实现了具有恒虚警概率的自适应盲捕获。     

数字化DS/BPSK导航接收机伪码序列捕获系统

针对无线电导航系统中的伪码序列快速捕获问题，提出了一种数字化扩频序列捕获系统．该系统采用串并组合捕获方式，捕获判决采用了Tong算法．在对其进行数学建模的基础上，分析了系统的虚警概率、检测概率和信噪比与捕获速度的关系；给出了一种检测门限和失锁门限的确定方法．分析表明，本文提出的伪码序列捕获系统具有检测概率高、虚警概率低和平均捕获时间短的特点．     

一种大步进伪码快速捕获方法的研究

在无线电导航系统中,低信噪比的情况下长伪码序列的快速捕获和重捕成为系统必须解决的一个重要问题.针对该问题,提出了一种大步进伪码快速捕获方法,并给出了大步进伪码快速捕获的原理和实现方法,详细分析了该方法的检测概率、虚警概率和平均捕获时间.该方法易于采用大规模集成芯片和数字信号处理算法实现且已经应用到实际接收机系统中,仿真结果和实践证明该方法具有较快的捕获速度,捕获灵敏度高,能够在低信噪比下稳定工作.     

基于"匹配滤波+序列估计"模式的新型长周期伪随机码快速捕获方案

在扩频通信测距复合系统中,伪随机码捕获速度对系统整体的性能(尤其在测距的实时性和测距精度方面)有着至关重要的影响.本文提出了一种改进的长周期伪随机码快速捕获方案———一种基于"匹配滤波器 序列估计"模式的双级捕获方案,该方案通过利用匹配滤波器对复合序列内码的高效捕获,明显提高复合系统在低信噪比的信道环境下对长周期伪随机码的捕获速度.通过对该捕获方式的系统性能仿真,证明了该捕获方式对复合系统捕获实时性、捕获准确性等技术特性的提升.     

基于FPGA快速同步算法的研究

本文提出了一种基于FPGA的快速同步捕获方案,该方案采用相关峰尖锐的巴克码组作为帧头,帧同步捕获的同时实现位同步.仿真结果表明,该算法能够迅速实现位同步的捕获,且位定时抖动小,在信噪比较低的条件下仍有较好的性能.实际中将其应用于π/4-DQPSK调制方式,流水线结构,在ALTERA公司的FPGA芯片cycloneⅡ上实现.     

GPS信号快速捕获方案中门限设定算法

针对GPS信号快速捕获方案中的门限计算复杂问题,采用聂孟-皮尔逊准则,以发现概率为性能指标,对基于非相干累加和相干累加相结合的GPS信号快速捕获算法的性能进行了详细的理论推导,给出了高低信噪比下通用的判决门限计算方法,并通过系统仿真对理论结果进行了验证.对实际情况中概率分布的合理近似使理论分析过程得以简化,使得判决门限的计算复杂度大大降低.     

补0的TD-AltBOC多信号分量联合捕获方法

针对TD-Alt BOC导频路和数据路码片时分复用,四信号分量码相位相同的特点,提出了补0的TD-Alt BOC多信号分量联合捕获方法。该方法通过将本地复制的TD-Alt BOC信号奇数和偶数码片伪随机码分别补0消除相邻码片数据跳变造成的相关峰损失,将4个信号分量的相关值进行多种相干组合,选取最优的相干组合相关值作为最终的统计判决量,解决了传统的单信号分量捕获方法损失信号能量的问题。从理论上分析了TD-Alt BOC信号码片时分复用对传统FFT捕获方法性能的影响,推导了所提出方法的虚警概率和检测概率表达式。理论和仿真结果表明:所提出的方法比传统FFT方法和GPS L2C CM码单信号分量捕获方法提高捕获灵敏度3~6 dB,降低平均捕获时间5%~35%,当载噪比为38 dB-Hz,虚警概率为0.1%时,检测概率可达80%。     

一种多粒度语言评价模糊群决策方法

针对两种常用基于一对一分类策略的SVM概率建模算法中,Pairwise Coupling法不适合FPGA实现,而投票概率建模法分类性能较差的问题,从折中的角度提出在语种确认中引入一种基于Sigmoid函数的快速SVM概率建模算法。理论分析表明该算法原理简单易于FPGA实现,有利于提高语种确认的实时性。实验结果表明,其性能优于投票概率建模法,与PairwiseCoupling法识别性能相当。     

基于FPGA的快速捕星方法实现

为了解决高动态GPS接收机硬件实现快速捕星的问题,提出了一种基于FPGA的利用多通道码相位进行并行捕获的快速捕星方法.该方法分析了码相位并行捕获算法原理及其实现存在的问题;讨论了接收通道数对捕星时间的影响,提出了扩展GPS接收机的通道数保证所有卫星同步搜索的相关器方法;在FPGA开发平台上,实现了并行32通道共享一路基于码相位并行捕获FFT/IFFT模块的快速捕星方法.测试结果表明:基于FPGA的快速捕星方法可行;冷启动条件下,捕星时间小于0.5s,与传统串行捕获方式相比速度有显著提高;应用于高动态GPS接收机实现了实时定位.     

基于线阵CCD的小型光谱仪研究

提出一种用于CCD光谱分析仪数据采集与分析的新方法。采用CZemy—Turner光路减小系统结构尺寸。应用FPGA对线阵CCD及端口芯片进行控制,通过模拟前端简化CCD电路,从而实现了采集方法优化。论文对采用的光学结构、核心器件及外围电路搭建和FPGA~件驱动设计进行了研究,并通过测试实验验证,结果说明方法有效、可行。     

FPGA在馈电终端单元的应用

对于传统数据采集系统。由于每次采样占用DSP(Digital Signal Process)的时间，影响其数据处理及运算速度。在馈电终端单元的设计中。我们将FPGA(Field Programmable Gate Arrav)芯片与A／D芯片(MAXl25)相结合，实现成批数据的采集．并在同一FPGA芯片上实现了数字测频电路与系统控制电路。详述了上述功能的实现方法和仿真时序图。实验结果表明，在馈电终端单元中采用FPGA技术。降低了硬件外部连接的复杂程度,提高了系统的整体性能。     

MEMS加速度传感器的引信数据采集系统设计

论述了侵彻引信系统的数据采集系统设计与实现。该系统采用MEMS阵列式加速度传感器获取冲击过程中的加速度值,将可测量加速度范围提高105g以上。利用FPGA芯片实现八路并行数据采集,通过对输入数据的有效选择和64阶数字FIR滤波处理,实现了高速冲击加速度的高精度测量;同时减小了引信数据采集系统的体积,提高了系统的可靠性,便于维护与升级。     

集成电路MAX2003A应用电路设计与分析

MAX2003A是镉镍、镍氢蓄电池快速充电器电路的核心控制芯片,其内部集成了实现镉镍、镍氢蓄电池最佳充电和放电所需的逻辑控制和检测功能.分析介绍了镉镍、镍氢蓄电池快速充电控制芯片MAX2003A的工作原理及应用,并以MAX2003A芯片为核心设计了一种简单实用、工作稳定、性能可靠的镉镍、镍氢蓄电池快速充电器.通过实例分析,说明了利用MAX2003A控制芯片制作镉镍、镍氢蓄电池多功能快速充电器电路的设计方法和控制原理.     

集成电路MAX2003A应用电路设计与分析

MAX2003A是镉镍、镍氢蓄电池快速充电器电路的核心控制芯片,其内部集成了实现镉镍、镍氢蓄电池最佳充电和放电所需的逻辑控制和检测功能.分析介绍了镉镍、镍氢蓄电池快速充电控制芯片MAX2003A的工作原理及应用,并以MAX2003A芯片为核心设计了一种简单实用、工作稳定、性能可靠的镉镍、镍氢蓄电池快速充电器.通过实例分析,说明了利用MAX2003A控制芯片制作镉镍、镍氢蓄电池多功能快速充电器电路的设计方法和控制原理.     

基于SOPC的射频模块控制器的设计

针对ISM射频模块UTC-903SE,提出一种基于嵌入式软核的设计方法,在FPGA片上系统中构建出UTC-903SE控制器IP核以及嵌入式处理器Nios II软核。通过FPGA控制无线射频模块,可以实现数据的无线收发,并具有实时性,为需要远距离采集数据的场合提供了方便快捷的方法。     

基于USB2.0的线阵X射线图像采集系统

鉴于ISA、PCI、PS/2等传统接口传输速率低、不能实现热插拔等功能,提出一套基于USB2.0传输协议的线阵X射线图像采集系统。系统以FPGA（现场可编程门阵列）芯片为控制核心,配合16位高精度快速A/D转换芯片和CY7C68013A芯片,实现了X射线图像的采集和高速传输功能。系统充分发挥了USB2.0即插即用、实时高效等优点,将X射线图像获取和传输速度提升至40 Mbps。     

基于Fuzzy-PID的电液位置伺服控制系统的FPGA设计与实现

本文以电液位置伺服机械手第一关节为研究对象,设计了一种基于VHDL设计、FPGA实现的Fuzzy-PID控制器。分析了模糊（Fuzzy）自整定PID参数的模糊逻辑推理和控制器算法结构,根据自顶向下的流程,对Fuzzy-PID控制器进行了VHDL分层设计,详细说明了模糊逻辑推理、模糊自整定PID电路架构、数据缓存和I/O接口控制的设计原理,最后下载到FPGA芯片实现了Fuzzy-PID控制器。实验表明,FPGA作为单一控制器实现Fuzzy-PID控制算法是可行的和有效的。     

1GSPS高速数据采集时钟系统的设计

利用FPGA内部的锁相环进行1GSPS数据采集时钟系统的设计,提出了一种分相多路时钟的设计方法,并对设计方案进行仿真分析.设计方案合理利用可编程逻辑器件的内部资源,在不增加系统硬件成本的前提下,可以将设计方案灵活组态为双通道500MHz、4通道250MHz或8通道125MHz采样率的数据采集时钟系统.该时钟系统实现了外部时钟的片内管理,简化外部时钟电路和PCB电路板的设计.该项技术已成功应用到1GSPS数据采集系统中.     

基于DDS技术的函数波形发生器

给出一种基于DDS技术的函数波形发生器设计方法.介绍了DDS技术在波形产生功能电路中的应用,并对FPGA实现DDS功能做了具体的说明.给出用单片机、FPGA、信号处理电路组成整个发生器的硬件结构和输出信号的波形.结果表明,该函数波形发生器具有输出频率稳定、准确,波形质量好和输出频率范围宽等优点.