共查询到18条相似文献,搜索用时 109 毫秒
1.
研究了一种新的预失真线性化电路,他由2路谐波发生器组成,每个谐波发生器都由2个工作于不同偏置电压下的肖特基二极管、电容、电阻和3 dB电桥耦合器(Hybrid)构成。通过调节二极管的偏置电压,可分别产生IM3或IM5。将此预失真线性化电路用于5 W射频功率放大器中,分别独立地对消IMD3和IMD5。双音测试表明,IMD3和IMD5分别改善了14 dBc和9 dBc。 相似文献
2.
本文研究了一种新的模拟预失真线性化技术,这种技术利用并联的二极管产生预失真信号。在此基础上进行了改进,将预失真通路分为两路,分别控制调节IMD3和IMD5,从而有效的压缩了相邻信道的频谱再生。将该线性化技术应用于射频功率放大器中,可使双音互调IMD3和IMD5分别改善10dB。 相似文献
3.
文章介绍一种基于肖特基二极管的预失真器及其工作原理。预失真器主要由一个肖特基二极管和直流偏置电阻组成,利用二极管的非线性,产生与功放相反的幅度失真与相位失真。通过调节二极管的偏压来调整预失真器的工作状态,使功率放大器在不同输出功率下得到最好的线性度改善。设计实际电路经实验发现,对于应用在C波段的某功率放大器,在不同的输出功率下IMD3的改善不同。在功率放大器1dB增益压缩点处IMD3改善了5dB,而在其他功率点处IMD3最大甚至可以改善20dB。 相似文献
4.
研究了一种新的预失真技术,该技术从射频输入信号中检测出低频偶次项,再将其与射频输入信号混烦产生IMD3和IMD5,并且对IMD3和IMD5实现了分别控制。将该线性化技术应用于CDMA直放站5W射频功率放大器,可使输出信号的三阶和五阶互调失真分别改善17dBc和15dBc。 相似文献
5.
6.
7.
一种用于微波功放的新型预失真结构 总被引:1,自引:1,他引:0
预失真技术是一种能有效的改善宽带信号线性度的方法。在普通的反向并联二极管预失真技术基础上做出了一定改进,提出了一种新的预失真线性化器电路结构。这种预失器结构简单,可以直接与功放级联,不需要延时线,相移器和衰减器等额外器件。通过调节二极管的偏置电压,电阻值和可调增益放大器,同时控制载波信号和IMD的相位和幅度变化。采用这种预失真器能够有效地补偿微波功放的非线性失真,ADS双音测试表明,IMD3和IMD5分别改善了41 dB和2.4 dB。 相似文献
8.
9.
本文研究了一种用于改善射频功率放大器非线性失真的预失真技术.首先,对预失真技术的原理进行了简单的论述,随后,给出了谐波发生器的电路结构,并对其特性进行了分析,在此基础上添加了自适应控制电路,并对其进行了深入的算法推导,通过与自适应技术的结合,整个系统的稳定性得到提高.将此预失真线性化电路用于射频放大器中,IMD3的性能... 相似文献
10.
11.
在射频通信链路中,功率放大器决定了发射通道的线性、效率等关键指标。卫星通信由于是电池供电,对功率放大器的工作效率要求比较高。文章基于GaN HEMT晶体管采用对称设计完成了一款高效率的Doherty功率放大器。测试结果表明:该Doherty功放的功率增益大于29 dB;1 dB压缩点功率(P_(1 dB))大于35 dBm;在35 dBm输出时,其功率附加效率(PAE)大于47.5%,三阶交调失真(IMD3)大于35 dBc;在功率回退3 dB时,其PAE大于37%,IMD3大于32 dBc。 相似文献
12.
介绍了一种GaN大功率高线性固态发射机。利用GaN HEMT的高功率特性,结合新型波导魔T低损耗功率合成的特点,在7.9~8.4GHz范围内实现了连续波饱和输出功率大于200W,效率大于20%。此外,应用新型模拟预失真方法提升功放的线性化指标,在额定输出功率下三阶交调指标(IMD3)优于-30dBc,改善功放的线性度11dB。该发射机具有输出功率大,线性度好等优点,整体性能优于国外同类产品。 相似文献
13.
Jongchan Kang Daekyu Yu Youngoo Yang Bumman Kim 《Solid-State Circuits, IEEE Journal of》2006,41(5):1073-1080
The linearity of a 0.18-/spl mu/m CMOS power amplifier (PA) is improved by adopting a deep n-well (DNW). To find the reason for the improvement, bias dependent nonlinear parameters of the test devices are extracted from a small-signal model and a Volterra series analysis for an optimized nMOS PA with a proper matching circuit is carried out. From the analysis, it is revealed that the DNW of the nMOS lowers the harmonic distortion generated from the intrinsic gate-source capacitance (C/sub gs/), which is the dominant nonlinear source, and partially from drain junction capacitance (C/sub jd/). Single-ended and differential PAs for 2.45-GHz WLAN are designed and fabricated using a 0.18-/spl mu/m standard CMOS process. The single-ended PA with the DNW improves IMD3 and IMD5 about 5 dB with identical power performances, i.e., 20 dBm of P/sub out/, 18.7 dB of power gain and 31% of power-added efficiency (PAE) at P/sub 1dB/. The IMD3 and IMD5 are below -40 dBc and -47dBc, respectively. The differential PA with the DNW also shows about 7 dB improvements of IMD3 and IMD5 with 20.2 dBm of P/sub out/, 18.9 dB of power gain and 35% of PAE at P/sub 1dB/. The IMD3 and IMD5 are below -45 dB and -57 dBc, respectively. These performances of the linear PAs are state-of-the-art results. 相似文献
14.
15.
16.
设计了一个高效率、高线性度的射频Doherty GSM基站功放。利用Doherty功放的载波放大器与峰值放大器之间的互调对消技术使Doherty功放的三阶互调干扰(IMD3)改善了11dBc;并通过相位补偿延迟线的前置处理进一步提高了功放的效率,使其效率比常用的平衡补偿线方案提高了4%左右。文中利用两个MRF9060功放管制作了一个GSM频段Doherty功放,其实测1dB压缩点功率(P1dB)达到了130W;双音测试表明:经过4.5dB的回退后三阶互调失真(IMD3)优于-35dBc,此时功率附加效率(PAE)高达47.3%;WCDMA 3GPP的测试结果表明:经过6dB回退后,其5MHz偏移量的邻道功率比(ACPR)优于-40.5dBc,PAE为43.5%,比AB类平衡功放的效率提高了17.8%。结果表明:该设计方案较好地解决了射频功放功率与效率之间的矛盾,适用于射频功放的设计。 相似文献
17.
传统的单路并联式模拟预失真电路,其可调性不高,对功率放大器的三阶交调改善量也非常有限。为了解决上述问题,提出了一种能用开路短截线进行适当相位补偿的S 波段模拟预失真电路。该模拟预失真电路使用肖特基二极管产生三阶交调信号,通过改变开路短截线的长度,来调整基波信号与三阶交调信号的相位差,使它的特性跟功率放大器的特性相反,从而抵消功放的三阶交调信号。实验结果表明,在3.5 GHz 的AB 类功放的1 dB压缩点处,加模拟预失真电路后,三阶交调量改善了约34 dB。 相似文献
18.
A highly linear and efficient differential CMOS power amplifier with harmonic control 总被引:3,自引:0,他引:3
Jongchan Kang Jehyung Yoon Kyoungjoon Min Daekyu Yu Joongjin Nam Youngoo Yang Bumman Kim 《Solid-State Circuits, IEEE Journal of》2006,41(6):1314-1322
A 2.45 GHz fully differential CMOS power amplifier (PA) with high efficiency and linearity is presented. For this work, a 0.18-/spl mu/m standard CMOS process with Cu-metal is employed and all components of the two-stage circuit except an output transformer and a few bond wires are integrated into one chip. To improve the linearity, an optimum gate bias is applied for the cancellation of the nonlinear harmonic generated by g/sub m3/ and a new harmonic termination technique at the common source node is adopted along with normal harmonic termination at the drain. The harmonic termination at the source effectively suppresses the second harmonic generated from the input and output. The amplifier delivers a 20.5dBm of P/sub 1dB/ with 17.5 dB of power gain and 37% of power-added efficiency (PAE). Linearity measurements from a two-tone test show that the power amplifier with the second harmonic termination improves the IMD3 and IMD5 over the amplifier without the harmonic termination by maximally 6 dB and 7 dB, respectively. Furthermore, the linearity improvements appear over a wide range of the power levels and the linearity is maintained under -45 dBc of IMD3 and -57dBc of IMD5 when the output power is backed off by more than 5dB from P/sub 1dB/. From the OFDM signal test, the second harmonic termination improves the error vector magnitude (EVM) by over 40% for an output power level satisfying the 4.6% EVM specification. 相似文献